[TECH늬우스 | 2000.05] 0.1㎛ 시대의 반도체 공정과 제조기술 전망

[테크월드=이건한 기자] 

1994년에 미국반도체산업협회(SIA)가 발표한 반도체 기술 로드맵에 따라 세계 반도체 관련 산업은 이 목표를 조기에 실현하기 위하여 열을 올리고 있다. 지난 97년 이후에 SIA의 로드맵은 매년 변경되어 최신판은 0.1미크론(로직계 디바이스의 게이트 치수) 시대가 2년 앞당겨졌다. 제조기술은 CMP(Chemical Mechanical Polish) 기술의 도입으로 가공표면이 평탄화되어 엑시머레이저 노광장치와 초현상기술의 적용으로 미세가공 기술이 한단계 진보하는 원동력이 되고 있다.

삼성전자, TSMC로 대표되는 반도체 파운드리 시장의 오랜 화두는 ‘누가 더 높은 수준의 미세공정 기술을 개발하고, 또 양산에 성공하는가’이다. 반도체는 보통 둥근 실리콘 웨이퍼에 전자가 이동하는 미세 회로를 새긴 뒤, 이를 작은 칩의 형태로 자르는 생산 과정을 거친다.

이때 제조 기업들이 ‘10나노(㎚)’니, ‘5나노’니 하는 회로 미세공정에 목을 매는 이유는 회로가 미세할수록 칩을 더 작게 만들 수 있어 ▲웨이퍼 하나당 더 많은 수의 칩을 생산할 수 있고 ▲칩 하나에 집적할 수 있는 트랜지스터의 개수가 증가해 성능이 개선되며 ▲회로 간격이 짧아질수록 전자 이동에 따른 전력 소비까지 줄어들어 반도체 효율과 생산성이 크게 향상되기 때문이다.

그중 인텔은 반도체 시장 초기부터 불과 몇 년 전까지만 해도 꽤 잘나가는 기업이었다. 1971년 세계 최초의 마이크로프로세서인 인텔 ‘4004’ 프로세서의 미세공정 수준은 10㎛(마이크로미터, 미크론)로, 이것도 머리카락과 비교하면 불과 10분의 1밖에 안되는 수준이다. 이런 미세공정을 인텔은 수년에 한 번씩 개선해 1989년 486 프로세서에서는 마침내 1㎛ 미만의 시대로 접어들었으며, 이후 6년 만인 1995년 펜티엄 프로부터는 드디어 지금의 나노 시대로 접어들게 된다. 당시 수준은 350㎚.

나노화가 이뤄진 뒤에도 미세공정 수준은 놀라울 정도로 빠르게 향상됐다. 인텔은 1997년 100㎚를 더 줄여 250㎚를 달성하더니, 2012년에는 다시 10분의 1 수준인 22㎚까지 도달했다. ‘반도체 미세공정의 한계는 과연 어디까지일까?’란 기대감이 끊이질 않던 시기이기도 했다. 하지만 이런 인텔도 2014년 14㎚ 이후론 사실상 무릎을 꿇은 모양새다. 그다음 세대인 10㎚ 공정 개발에는 성공했으나 이를 상용화하진 못해 사실상 시장 경쟁권에서 밀려나고, 현재 10㎚ 이하의 전쟁은 한국의 삼성전자와 대만의 TSMC가 주도하고 있다.

이 중 TSMC는 전통의 ArF(불화아르곤) 공정으로 먼저 7㎚ 시대를 열며 삼성을 앞서는 듯했으나, 차세대 핵심 전장인 5㎚ 이하 양산에서는 EUV(극자외선) 도입에 오랜 시간 공들인 삼성의 다소간 우세가 점쳐지는 상황이다. 하지만 미세공정 수준만 높이는 것도 점점 한계에 이르고 있다. 특히 극도로 미세화된 회로가 항공 운송 중 방사선의 영향을 받아 불량이 발생하는 수준에까지 이른 지금은, 미세화는 물론, 운송과 불량 발생 관련 문제 등을 보완하기 위한 기술 역량의 요구 역시 중요해지고 있는 시기다.