[테크월드=선연수 기자] SDR(Software Defined Radio)은 오늘날 업계에서 주목하는 기술 중 하나다. 최근 포괄적인 무선 솔루션을 모놀리식 IC로 제공하는 RF 트랜시버가 출시돼 SDR 사용이 더욱 활성화되고 있다. 아나로그디바이스(Analog Devices, 이하 ADI)의 트랜시버 제품은 이에 해당하는 IC 중 하나로, 제품은 소프트웨어가 전적으로 제어하는 많은 무선 시스템 설계에 이용되고 있다. 이같은 기기를 낮은 위상 잡음이 요구되는 애플리케이션에 활용할 경우 주의할 점들이 있다. 이 글을 통해 외부 주파수 소스가 제공되는 애플리케이션에 높은 통합 수준의 RFIC를 사용할 때의 위상 잡음 성능에 대해 살펴본다.
외부 로컬 오실레이터(LO, Local Oscillator)를 사용할 때 ADI의 ADRV9009 트랜시버에 대한 측정 결과를 보면, 저잡음 LO를 사용함으로써 위상 잡음 특성을 많이 높일 수 있음을 알 수 있다. 트랜시버 아키텍처를 위상 잡음에 대한 기여도 관점에서도 살펴볼 수 있으며, 이런 일련의 측정을 통해 DAC 출력 주파수 설정에 따른 잔류·추가 위상 잡음을 도출할 수 있다. 잡음과 함께 입력 주파수(LO, 레퍼런스) 위상 잡음을 분석해 송신 출력에서 총 위상 잡음을 예측할 수 있다. 이를 통해 도출된 예측 값과 실제 측정 결과를 비교한다.
위상 잡음 측정
위상 잡음은 무선 설계에서 신호 품질을 나타내는 중요한 지표 중 하나다. 아키텍처 개발 단계에서는 위상 잡음 요구 사항을 제일 비용 효율적으로 충족하기 위해 많이 노력한다.
ADRV9009 트랜시버에 대한 측정 결과를 보면, 구현 방법에 따라 잡음 성능 개선의 여지가 크게 달라지는 것을 알 수 있다. 내부 LO 기능을 사용하면, IC에 기반한 내부 위상 동기 루프(PLL, Phase Locked Loop)와 전압 제어 오실레이터(VCO, Voltage Controlled Oscillator)에 따라 위상 잡음이 결정된다. 내부 LO는 최대한 다양한 통신 애플리케이션을 만족하도록 설계된다. 따라서 향상된 위상 잡음 성능을 요구하는 애플리케이션에서는 위상 잡음이 낮은 외부 LO를 사용해, 위상 잡음 특성을 크게 높일 수 있다.
[그림 1]은 ADRV9009 트랜시버로 10~100kHz 오프셋에 걸쳐 위상 잡음을 40dB 이상 향상시킬 수 있다는 것을 보여준다. 측정 시 다음과 같은 조건을 만족해야 한다. 측정은 홀츠워스(Holzworth)의 HA7402 위상 잡음 분석기로 수행했다.
▲내부 LO 측정을 위해 LO 주파수를 2.6GHz로 설정
▲외부 LO 측정을 위해 LO 소스로서 로데슈바르즈(Rohde & Schwarz)의 SMA100B를 사용
▲2.6GHz의 LO 주파수를 위해 생성기를 5.2GHz로 설정(LO 경로 상 내부 주파수 분주기가 존재하기 때문)
트랜시버의 기능
트랜시버 ADRV9009는 아나로그디바이스의 트랜시버 제품군에 가장 최근 추가된 제품으로, [그림 2]는 이 트랜시버 아키텍처를 나타낸 것이다. 이 트랜시버 제품은 송신과 수신 기능을 모두 지원하는 듀얼 채널 무선 기능을 가진 모놀리식 IC로서, 직접 변환 아키텍처로 구현됐다. 디지털 프로세싱은 직교 위상 오류 교정, dc 오프셋, LO 누설 알고리즘을 포함해 직접 변환 아키텍처로 수행해왔던 기존의 성능들을 보다 쉽게 구현할 수 있다. 트랜시버는 우수한 RF 대 디지털 기능을 가지며, 6GHz에 이르는 RF 주파수를 지원한다. JESD204B 인터페이스는 ASIC이나 FPGA 기반 프로세서에 대한 고속 데이터 인터페이스를 제공한다.
이 무선 디바이스는 레퍼런스 주파수 입력에 동기화된다. 다수의 PLL 위상을 컨버터 클럭, LO, 디지털 클럭 등의 레퍼런스에 동기화한다. 외부 LO를 사용하면 내부 LO PLL을 바이패스 할 수 있다. LO 경로 상에는 PLL 또는 외부 LO 입력과 믹서 포트 간 주파수 분주기가 존재한다. 이 분주기를 사용해 직접 변환 아키텍처에 필요한 직교 위상 LO 신호를 생성한다. 이때 컨버터 클럭과 LO가 위상 잡음에 직접적인 영향을 미치는데, 이는 위상 잡음 요인에 대해 다루면서 더 알아보기로 한다.
위상 잡음 요인 ①
송신 출력에서 위상 잡음은 여러 요인들로 이뤄진다. [그림 3]은 직접 변환 파형 생성기 아키텍처의 블록 다이어그램과 주요 위상 잡음 요인들을 나타낸다.
트랜시버 위상 잡음 분석에 앞서 몇 가지 기초적인 원리들을 살펴보자. 주파수 체배기나 분주기에서 위상 잡음은 20logN으로 변한다. 여기서 N은 입력 대 출력 주파수의 비율로, 직접 디지털 합성기(DDS)도 마찬가지다. 이 경우 클럭 잡음이 DDS 출력 주파수에 따라서 20logN으로 변한다. 두 번째로 고려할 것은 PLL의 위상 잡음 전달 함수다. PLL로 주입된 레퍼런스 주파수는(체배기와 마찬가지로) 출력으로 주파수 비의 함수로서 변화하며, 루프 대역폭(BW)과 선택한 루프 필터 타입에 따라서 저역통과 필터의 효과를 보인다.
이런 부분들을 감안했을 때 트랜시버로 다양한 요인들이 작용한다는 것을 알 수 있다. LO 주파수와 레퍼런스 주파수 이 두가지가 트랜시버로 주입되는데, LO 주파수는 위상 잡음 출력에 직접적으로 영향을 미친다. 직교 위상 LO 신호를 생성하는데 사용되는 내부 주파수 분주기에서 6dB 감소한다. 레퍼런스 주파수로 인한 잡음은 다양한 요인에 의해 결정되며, 이는 클럭 PLL에서 DAC 클럭 생성에 사용된다. 레퍼런스 주파수로 인한 클럭 출력 상의 잡음은 PLL의 잡음 전달 함수에 따라서 변한다. 그 다음 잡음은 다시 DAC 클럭 대 DAC 출력 주파수 비에 따라서 변한다. 이 같은 효과는 PLL 대역폭에 따른 저역통과 전달 함수를 사용해, 레퍼런스 주파수에서 DAC 출력 주파수로 스케일링하는 것으로 단순화할 수 있다.
'외부 LO 사용 시 트랜시버 위상 잡음 예측 기법 ②'로 이어집니다.
글: 피터 딜로스(Peter Delos) 테크니컬 디렉터
자료제공: 아나로그디바이스
- 이 글은 테크월드가 발행하는 월간 <EPNC 電子部品> 2020년 2월 호에 게재된 기사입니다.
그래도 삭제하시겠습니까?