래티스, 신규 FPGA 지원 SW ‘래디언트 2.1’ 공개
상태바
래티스, 신규 FPGA 지원 SW ‘래디언트 2.1’ 공개
  • 선연수 기자
  • 승인 2020.06.30 20:13
  • 댓글 0
이 기사를 공유합니다

[테크월드=선연수 기자] 래티스 반도체(이하 래티스)가 FPGA 설계용 소프트웨어 툴 래티스 래디언트(Radiant)의 2.1 버전을 공개했다.

Radiant 2.1은 넥서스(Nexus) FPGA, 써투스-NX(Certus-NX) FPGA를 지원한다. 기능과 설계 유연성을 높여주는 시스템베릴로그(SystemVerilog) 하드웨어 기술과 검증 언어(HVDL)를 지원한다. 네이티브 합성 툴부터 스키매틱 뷰어(Schematic viewer), 계층구조 뷰어(Hierarchical viewer), 설정 마법사, 디버깅 툴에 이르는 전체 설계 플로우에 걸쳐 시스템베릴로그를 지원한다.

 

생산성 높은 코딩 기법을 통해 온칩 디버깅 등 다른 작업들을 줄여 설계 프로세스를 간소화해준다. 각 I/O 신호나 버스에 핀을 정확히 배치할 수 있도록 I/O 플래너를 지원하며, 이를 통해 툴의 드래그앤드롭 GUI가 재설계돼 사용편의성은 더욱 개선됐다.

다른 FPGA 공급사가 제공하는 설계 소프트웨어 대비 우수한 파일 크기와 다운로드 시간을 제공한다. 특히, 파일 크기는 20배 더 작고 설치는 10배 더 빨라, 고객은 보다 신속하게 툴을 다운로드하고 래티스 FPGA 기반 애플리케이션을 설계할 수 있다.

써투스 외에도 임베디드·스마트 비전 애플리케이션을 위해 크로스링크-NX(CrossLink-NX) FPGA는 물론, 초저전력 소형 폼 팩터 래티스 iCE40 울트라플러스(UltraPlus) FPGA도 지원한다.

래티스 제품 라인 담당 로저 도(Roger Do) 선임 매니저는 “많은 FPGA 설계자들이 시스템베릴로그를 이용한 설계 솔루션으로 옮겨가고 있다. 시스템베릴로그는 코딩 효율이 더 높을 뿐 아니라 설계 플로우의 모든 단계에서 애플리케이션에 대해 세밀히 제어할 수 있다”고 설명했다.


관련기사

댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.