마이크로칩, 디자인 워크플로우 SmartHLS 출시

[테크월드뉴스=서유덕 기자] 마이크로칩테크놀로지(이하 마이크로칩)는 C++ 알고리즘을 FPGA 최적화된 RTL(Register Transfer Level) 코드로 직접 변환해 생산성과 설계 용이성을 향상시키는 HLS(High Level Synthesis) 디자인 워크플로우 ‘SmartHLS’를 폴라파이어(PolarFire) FPGA 제품군에 새롭게 추가했다.

엣지 컴퓨팅 애플리케이션에서 성능 향상과 저전력 소비를 동시에 구현해야 할 필요성이 대두되면서, 전력 효율성을 가속화하는 동시에 유연성 확보와 제품 출시 기간 단축이라는 이점을 제공하는 FPGA(필드 프로그래머블 게이트 어레이) 수요가 높아졌다. 그러나 대부분의 엣지 컴퓨팅, 컴퓨터 비전, 산업 제어 알고리즘은 FPGA 하드웨어 지식이 부족한 개발자에 의해 C++로 개발되고 있는 상황이다.

오픈소스 이클립스(Eclipse) 통합 개발 환경을 기반으로 하는 SmartHLS 디자인 스위트는 C++ 소프트웨어 코드를 사용해 마이크로칩의 리베로(Libero) SmartDesign 프로젝트로 통합하는 데 필요한 HDL IP 구성요소를 생성한다. 이를 통해 개발자는 기존 FPGA RTL 툴을 사용할 때보다 더 높은 추상화 수준에서 하드웨어 동작을 표현할 수 있다. SmartHLS 디자인 스위트는 멀티스레딩 API(애플리케이션 프로그래밍 인터페이스)를 통해 개발에 들이는 시간을 줄이고 생산성을 향상시킨다. 멀티스레딩 API는 하드웨어 명령을 동시에 실행하고 여타 HLS 제품보다 복잡한 하드웨어 병렬 표현을 단순화하는 특징을 갖는다.

SmartHLS 툴은 동급 RTL 디자인보다 필요한 코드 라인이 최대 10배 적어 최종 코드를 읽고, 이해하고, 테스트하거나 디버깅·검증하기가 용이하다. 해당 툴은 하드웨어 마이크로아키텍처 디자인 트레이드오프(trade-off) 탐색을 간소화하며, 개발자가 기존 C++ 소프트웨어를 구현할 때 폴라파이어 FPGA 및 FPGA SoC와 사용할 수 있도록 지원한다.