[기고] 높은 신뢰성으로 우주선 디자인 솔루션 제공하는 내방사선 FPGA

[테크월드뉴스=서유덕 기자] FPGA(필드 프로그래머블 게이트 어레이) 반도체를 선택하려는 위성·우주선 시스템 개발자에게는 몇 가지 선택사항이 있다. 하나는 단가와 리드 타임(주문 후 납품까지 걸리는 시간)을 줄일 수 있는 COTS(상용 기성품) FPGA 부품이다. 그러나 COTS 부품은 신뢰도가 낮다. 또 업스크리닝(Up-Screening)을 반드시 수행해야 해 필요한 비용과 엔지니어링 자원이 증가한다. 여기에 우주에서 방사선 영향을 완화하기 위한 소프트웨어와 하드웨어의 삼중 모듈식 이중화(TMR)까지 요구된다.

따라서 고장을 허용할 수 없는 임무에서는 일반적으로 RT 강화(RHBD)를 적용하고 QML(Qualified Manufacturers List) 클래스 Q와 클래스 V 규격에 따라 심사와 자격 인증을 마친 고가의 FPGA를 채택한다. QML 클래스 V는 우주 반도체에 적용되는 최고 인증 기준으로, 유인 임무나 안전이 보장돼야 하는 임무는 고장 위험을 줄이기 위해 QML 클래스 V 인증 부품을 사용하고 있다.

우주 시스템 설계에서 더 높은 성능과 향상된 온보드 데이터 처리 능력, 고속 통신 역량 같은 까다로운 요구 조건들이 갈수록 고도화하고 있다. RT(방사선 내성) FPGA는 제조사의 우주 비행 이력과 전문성을 바탕으로 RT를 강화한 QML 클래스 V 인증 솔루션을 제공한다. 이 글에서는 우주 애플리케이션에 적용할 수 있는 다양한 FPGA 기술과 부품 개발 프로세스를 살펴본다.

우주에서의 방사선 영향

RT FPGA를 사용해야 하는 주된 이유는 집적회로(IC) 성능을 떨어뜨리거나 고장을 일으킬 수 있는 다양한 우주 방사선 영향을 COTS 부품으로는 방지할 수 없기 때문이다.

이 같은 방사선 영향 중에 총이온화선량(TID)이란 개념이 있다. 이는 우주의 전하 입자와 감마선으로 인한 방사선에 의해 발생한다. 이 방사선은 물질을 이온화해 에너지를 축적한다. 이온화는 전하 여기(Excitation)와 전하 이동, 결합, 분해 등 물질의 성질을 바꾸는데, 이런 성질 변화는 디바이스 파라미터에 악영향을 미친다.

TID는 특정 기간, 일반적으로 임무 수행 기간 동안 전자 디바이스에 조사된 누적 이온화 방사선을 뜻한다. 이온화로 인한 손상은 방사선량에 따라 달라지는데 단위는 흡수선량(RAD)으로 표시한다. TID에 대한 내성 수준에 따라 기능 또는 파라미터 오류가 발생할 수 있다. FPGA에서 TID 방사선의 영향을 받는 파라미터에는 디바이스 성능을 떨어뜨리는 전파지연(Propagation Delay) 증가 현상이 있다. 높은 수준의 TID 노출 후 발생하는 누설 전류 증가도 오류 메커니즘 중 하나다.

또 다른 방사선 영향은 단일 이벤트 효과(SEE)가 있다. SEE는 양성자와 중이온, 알파 입자 같은 입자 방사선으로 인해 발생하는 순간적인 업셋(Upset), 과도현상(Transient) 또는 영구적 손상을 의미한다. 이는 트랜지스터의 민감한 부분에 영향을 미쳐 다양한 고장을 발생시킬 수 있다. SEE는 중이온과 알파 입자, 양성자 같은 고에너지 이온화 입자가 회로를 조사하거나 IC를 통과할 때 발생하는 단일 이벤트 업셋(SEU)처럼 여러가지 형태로 나타난다. 이런 현상은 시스템 로직에 혼선을 준다.

단일 이벤트 래치업(SEL)도 골칫거리다. SEL은 단일 이벤트로 발생한 고전류 상태로 인해 디바이스가 고장나는 것을 말한다. SEL의 영향은 경우에 따라 다르게 나타난다. 강한 래치업 이벤트가 발생할 경우 전류는 공칭값으로 복구되지 않지만, 일반적인 래치업에서는 FPGA 파워 사이클링 후 공칭값으로 돌아간다.

FPGA 기술 비교

FPGA의 기본 유형에는 네 가지가 있다.

① SRAM 기반 FPGA

SRAM 기반 FPGA는 정적 메모리(Static Memory)에 로직 셀 구성 데이터를 저장한다. SRAM은 휘발성이므로 전원이 꺼지면 장치 구성 데이터가 소멸한다. 따라서 전원을 다시 켠 후에는 반드시 FPGA를 프로그래밍해야 한다. SRAM 기반 기술은 더 많은 전력을 소비하며 방사선에 더 민감한 경향이 있다.

 

② 플래시 기반 FPGA

재프로그래밍을 할 수 있는 플래시 기반 FPGA는 구성 메모리로 플래시를 기본 자원으로 사용한다. 플래시 기술은 SEU에 영향을 받지 않기 때문에 FPGA 구성 메모리에서 방사선으로 인한 업셋이 발생할 위험이 없다. RTG4 플래시 기반 FPGA는 SRAM 기반 FPGA에 비해 전력 소비량이 최대 50% 적다. 플래시 기술은 외부 메모리와 이중화, 모니터링이 필요하지 않기 때문에 여러 측면에서 디자인을 단순화할 수 있다. 또 방열판(Heat Sink)이 필요하지 않아 크기와 무게, 전력 소비를 절감한다. 이는 전자 모듈이 태양 전지판으로 구동되는 경우 특히 중요한 요소다.

 

③ SONOS 기반 FPGA

실리콘산화물-질소산화물-실리콘(SONOS) 기반 FPGA의 예로 마이크로칩의 RT 폴라파이어(PolarFire) FPGA를 들 수 있다. 해당 FPGA는 특성화된 방사선 데이터와 저전력, SEU 구성 내성, QML 클래스 V 인증 경로를 지원하는 고신뢰 부품을 통해 높은 방사선 성능을 제공한다. RT 폴라파이어 FPGA는 28나노미터(㎚) 기술 노드에서 SONOS 비휘발성(NV) 기술로 개발됐다. 인버터의 전파 지연을 측정해 28㎚와 그 이전의 65㎚ 기술의 성능을 비교해보면 28㎚ SONOS 기술의 성능이 65㎚ 플래시 기술보다 2.5배 더 높은 것으로 나타난다. SONOS 기반 FPGA는 뛰어난 방사선 성능과 SEU 내성은 물론 저전력 솔루션도 제공한다. QML 클래스 V 인증 경로를 갖춘 SONOS 기반 FPGA는 고속 신호 처리가 필요한 애플리케이션에 적합하다.

[그림 1]에는 SEU 내성을 확보할 수 있는 플래시와 SONOS 기반 FPGA의 아키텍처 구축 방식이 제시돼 있다.

 

④ 안티퓨즈 기반 FPGA

안티퓨즈(Antifuse) 기반 FPGA는 한 번만 프로그래밍할 수 있기 때문에 FPGA의 핵심 장점인 재프로그래밍 가능성이 플래시와 SONOS 기반 FPGA에 비해 제한적이다. 안티퓨즈는 처음에는 전류 전도성이 없지만 연소하면서 전류를 흘려 보낸다(안티퓨즈는 퓨즈 특성과 반대로 작동한다). 안티퓨즈 기술은 방사선 영향에 대한 내성이 매우 강하다.

RT FPGA 개발 방식

RT FPGA는 방사선 TID 성능이 우수한 공정 기술을 기반으로 개발한다. RT FPGA는 회로 레벨에 내장된 TMR의 플립플롭을 사용해 RT를 강화할 수 있다. 소프트웨어에 구축된 TMR을 소프트 TMR이라고도 하는데, 실리콘 레벨에서 TMR이 아직 구현되지 않은 경우 소프트 TMR을 구현할 수 있다. RT FPGA는 실리콘이 개발된 후 엄격한 인증 과정을 거친다.

디바이스가 최고 수준의 표준에 부합하려면 미국 국방부가 항공우주·국방 관련 IC를 대상으로 일관된 자격 검증과 테스트, 신뢰성 규격을 정립한 MIL-PRF-38535 표준을 준수해야 한다. MIL-PRF-38535에는 국방부 산하 조달청(DLA)의 QML 승인을 받으려는 IC 제조사를 위한 요건이 정의돼 있다.

제품 개발의 또 다른 측면은 SEE 성능 특성화다. SEE 성능은 실리콘 디자인이 동일할 경우 웨이퍼 로트 간에서 동일하다. FPGA 제조업체는 디자인이 결정된 후 SEE 특성화 프로세스를 시작할 수 있다. 일단 디바이스가 생산되면 부품이 완전히 특성화되고 디자인에 변화가 없는 한 SEE 성능 테스트를 추가로 할 필요가 없다.

TID 성능이 로트와 웨이퍼별로 달라지는 공정 기술도 있다. 따라서 디바이스의 사양이 목표 TID 수준 사양(25·100·300Krad(라드, 누적 방사선 흡수선량 단위))을 충족하는지 확인하기 위해서는 반드시 생산 과정에서 웨이퍼 로트 기준으로 성능 테스트를 수행해야 한다.

RT FPGA가 우주선 디자인에 미치는 영향

최신 RT FPGA는 디자인을 단순화하는 동시에 온보드 데이터 처리 기능을 크게 향상시킬 수 있는 다양한 이점이 있다. 이 같은 요구사항를 충족하기 위해 RT FPGA 기술 노드는 더 많은 메모리와 DSP 기능으로 더 높은 성능과 고속 신호 처리를 제공하도록 축소되고 있다. RT FPGA는 ASIC에 비해 개발에 걸리는 시간이 적고 재프로그래밍이 가능하다는 이점도 제공한다. 일반적으로 우주 비행 후에는 FPGA를 재프로그래밍하지 않지만, 디자인이 더 복잡해짐에 따라 시스템 개발자가 지침을 준수하고 재프로그래밍 성공률과 위험을 신중하게 평가한다는 조건에서 궤도상(On-Orbit) 재프로그래밍을 선택할 수 있다.

글: 줄리안 디 마테오(Julian Di Matteo) 항공우주 사업부 수석 제품 마케팅 엔지니어
자료제공: 마이크로칩테크놀로지(www.microchip.com)