[기고] 일상의 모든 곳에 사용되는 RF 기술

[테크월드뉴스=이재민 기자] RF(Radio Frequency, 무선 주파수) 디자인은 매우 구체적인 일련의 설계 및 검증 문제를 제기하며, 특히 실리콘 동작의 정확한 예측을 위해 시간 및 주파수 영역을 다루는 기술에 집중하고 있다. 혁신은 우리 주변 어디에나 있다. 고성능 컴퓨팅과 통신으로부터 자율주행, IoT(사물 인터넷)에 이르기까지 각 부문에서 설계 혁신이 급증하고 있다. 이런 혁신은 특히 통신 분야에서 두드러지는 추세로, RF 기술은 이제 일상 모든 곳에서 찾아볼 수 있다.

RF 기술은 오늘날 전자장치의 많은 측면에서 중요하다. 휴대폰, 라디오, 블루투스, 와이파이(Wi-Fi), 5G 애플리케이션 등을 비롯해 RF 스펙트럼 전반(3㎑~300㎓)에 걸쳐 전파를 송수신하는 거의 모든 분야에 접목돼 있기 때문이다.

이런 디자인들을 실리콘으로 제작하기에 앞서 제대로 검증하려면 슈팅 뉴턴(Shooting Newton, 이하 SN)과 같은 시간영역 방법과 하모닉 밸런스(Harmonic Balance, 이하 HB)와 같은 주파수 영역 방법으로 실리콘 동작을 정확하게 예측하는 전문적인 RF 분석 기능이 필요하다.

나노미터 회로의 RF 검증 문제

보다 미세한 공정 지오메트리로 전환하면 저전력, 고성능과 같은 많은 이점이 있다. 그러나 나노미터(㎚) CMOS 기술을 이용하는 RF 디자이너는 전압 레벨의 감소로 야기되는 회로의 비선형성과 디바이스 노이즈 영향과 같은 설계 복잡성 문제와 싸워야 한다.

설계 복잡성을 야기하는 요인은 기생 저항과 기생 커패시턴스(정전 용량)가 크게 증가하기 때문이다. 이 때문에 레이아웃이 미치는 영향을 고려하지 않은 채 단순히 회로도 설계를 시뮬레이션할 경우 큰 위험이 발생한다. 더 이상 설계의 정확한 아날로그 모델을 나타내지 않게 되며, 이로 인해 포스트 레이아웃 시뮬레이션 요구가 커지게 된다.

이런 설계 복잡성으로 인해 설계자는 디지털 보정 및 보상 기법을 채택하고, 초기 설계 단계부터 레이아웃을 고려해 성능과 전력 소비를 최적화해야 한다. 따라서 테이프아웃으로 넘어가기 전 최종적인 설계 사인오프를 위해서는 공정 불일치, 전압 및 온도 변이, 레이아웃의 영향과 전력, 주파수 및 비트 튜닝 전반의 RF 분석 등까지 포함하는 포괄적인 검증 계획이 필요하다.

RF 회로 디자인의 설계 및 검증 문제를 해결하기 위해 최신 RF 시뮬레이터 엔진으로 회로의 선형성, 노이즈 및 이득을 검증할 수 있는 분석 방법 두 가지가 등장했다. 하나는 시간 영역을 기반으로 하며(SN), 다른 하나는 주파수 영역을 기반으로 한다(HB). 이 방법들은 저마다 특정 애플리케이션에 최적화됐다. SN 방법은 모든 주기적 회로, 그 중에도 특히 급격한 전환이 있는 회로에 적용할 수 있다. HB 방법은 선형 내지는 어느 정도 비선형적 왜곡을 보이며, 높은 수치의 동적 범위를 필요로 하고, 표식화된 S-파라미터와 같은 주파수 영역 모델을 사용하는 회로에 가장 적합하다.

멀티 톤 시뮬레이션은 오늘날의 트랜스시버를 설계할 때 일반적으로 사용된다[그림 1]. 이 경우, 서로 관련이 없는 톤 주파수의 주기적 신호 2개 이상이 회로에 입력된다. 이런 시뮬레이션은 톤 간격이 좁고 시간 소비도 많아 시간 영역에서 다루기가 까다롭다. 이는 가장 작은 타임 스텝(time step)이 가장 높은 주파수와 호환돼야 하기 때문이다.

HB 분석을 도입하면 다수의 입력 주파수를 이용해 회로 시뮬레이션을 실용적으로 수행할 수 있다. 주파수 범위가 작은 경우, 멀티톤 HB 시뮬레이션은 시간 영역 접근방법보다 빠르고, 필요한 메모리가 적으며 정확도가 향상된다. 멀티 톤 시뮬레이션 런타임은 회로 크기 및 톤의 수와 같은 여러 요소의 영향을 받을 수 있다.

예를 들어 설계자가 2차 및 3차 상호변조 곱(IM2 및 IM3)과 같은 상호변조 왜곡이 미치는 영향을 정확하게 알아내기 위해 단일 톤 시뮬레이션에서 3톤 시뮬레이션으로 전환할 경우에는 상호변조 항의 수를 늘려 정확도를 보장해야 한다. 이로 인해 시뮬레이션 시간이 9배로 늘어날 수 있으며, 어떤 경우는 최신 멀티 스레드 솔버와 모델 평가 기능을 갖춘 최첨단 시뮬레이션 엔진을 사용할 경우에만 해당 설계의 포스트 레이아웃 설계가 가능할 수 있다. 이는 핀펫(FinFET)과 같이 최신 공정을 이용한 설계 경우에 특히 그렇다.

나노미터 회로 RF 검증 플랫폼

아날로그 패스트스파이스(Analog FastSPICE, 이하 AFS)는 SN 엔진뿐만 아니라 싱글 톤 및 멀티 톤 HB, 노이즈(HBNOISE), AC(HBAC), 안정성(HBSTB), S-Parameter(HBSP) 및 전달함수(HBXF)를 위한 HB 엔진도 제공한다. 선형 및 근사선형 회로에서 우수한 정확도와 성능을 위해 AFS HB 솔버는 정확도 저하 없이 속도와 해석능력을 갖도록 자동화된 지능형 알고리즘을 통해 최적화된다.

AFS HB 기능은 AFS 플랫폼의 일부로서 추가 비용 없이 기존 고객에게 제공된다. AFS 플랫폼은 세계 유수의 파운드리로부터 정확도 인증을 받았으며, 기존 스파이스(SPICE)보다 5배 이상, 병렬 스파이스 시뮬레이터보다는 2배 이상 빠르다. 최근에는 대규모 포스트 레이아웃 디자인의 나노미터급 검증을 위한 AFS 익스트림(eXTreme) 기술이 발표됨에 따라 이전 세대에 비해 최대 10배까지 성능 향상이 가능해졌다.

AFS 플랫폼은 5000만 이상의 소자 사용이 가능하고, 최고 속도의 혼성신호 시뮬레이션을 위한 심포니(Symphony)를 제공하고 있다. 실리콘 정확도 특성분석을 위해 AFS 플랫폼에는 업계 유일의 풀 스펙트럼 디바이스 노이즈 분석 기능이 포함됐다. 또한 솔리도 배리에이션 디자이너(Solido Variation Designer)와 통합돼 수십, 수백 배 더 적은 수의 시뮬레이션으로도 전체를 다 검증한(brute force) 방법과 같이 정확한 변형인지(variation-aware) 설계를 제공한다.

나노미터 RF 회로 설계에는 광범위한 스위프, 코너 및 몬테카를로 분석이 필요하다. AFS HB는 멀티 스레드 기능을 활용해 단일 코어로 작업할 때보다 더욱 빠른 성능을 달성한다. AFS 플랫폼은 솔리도 배리에이션 디자이너와 통합돼 포괄적인 코너 변이 결과를 효율적으로 처리한다. 이를 통해 더 효과적으로 검증할 수 있어 모든 환경 코너 전반에 걸쳐 보다 적은 횟수의 시뮬레이션으로 정확성을 제공해 RF 시뮬레이션의 복잡성을 줄일 수 있다.

2차 및 3차 차단점(IP2 및 IP3)과 1㏈ 압축점(P1㏈) 같은 중요한 RF 측정 지표를 비교한 최근의 벤치마크에서 AFS HB는 엄격한 정확도 요건을 충족시키고, 65~7㎚의 공정 노드에서 동일 조건하에 다른 상용 솔루션에 비해 향상된 시뮬레이션 성능을 제공할 수 있었다. AFS HB는 포스트 레이아웃 설계에서는 평균 2.6배[그림 2], 프리 레이아웃 설계에서는 1.8배 빠른 속도향상을 보였다. 가장 까다로운 일부 포스트 레이아웃 멀티 톤 시뮬레이션에서는 AFS HB가 유일하게 정확한 결과를 수렴해 제공하는 솔루션이었다.

요약

고성능 컴퓨팅, 통신, 자율주행, IoT 등의 복잡성이 증가함에 따라 설계 혁신 속도는 한층 더 빨라지고 있다. 특히 통신의 경우 더 그렇다. RF 기술은 사용되지 않는 곳이 없다시피 하기 때문이다. RF 기술은 오늘날 전자장치의 많은 측면에서 매우 중요하다. 이런 설계를 실리콘으로 제작하기에 앞서 제대로 검증하려면 실리콘 동작을 정확하게 예측하기 위한 전문적인 RF 분석 기능이 필요하다.
까다로운 나노미터 레벨의 아날로그, RF 및 혼성신호 회로 검증에서 AFS 플랫폼은 단일 실행 플랫폼에서 사용 가능한 가장 정확하고 포괄적인 최고 성능의 검증 기능을 제공한다. 또한 최첨단 공정 지오메트리에서 세계 유수의 파운드리들에게 인증 받은 정확도로 일상의 모든 곳에 사용되는 RF 기술을 다루고 있다.

글: 그렉 커티스(Greg Curtis) 수석 제품 매니저,
유링 린(YuLing Lin) 솔루션 아키텍트
자료제공: 지멘스 EDA(eda.sw.siemens.com)