이 글은 크게 세 가지 관점에서 OTFT를 리뷰하고자 한다. 첫 번째는 전자 종이(e-paper)에 사용되고 있는 전기영동 디스플레이(electrophoretic display; EPD) 기술에 관한 것이고, 두 번째는 유연 AM-OLED의 최근의 발전에 대한 것이며, 마지막 세 번째는 디스플레이 구동회로, RFID 전자 태그, 증폭회로, AD/DA 컨버터와 같은 최신기술에서의 OTFT를 이용한 집적회로 분야이다. 이 글을 통해서 유기물질을 사용한 트랜지스터가 어떻게 실제 제품 응용에 사용되고 있는지, 그리고 앞으로 어떤 분야가 유망할 것인지를 소개하고자 한다. 이를 통해 관련 연구자들이 앞으로의 개발 방향을 제고하는 기회가 되었으면 한다.
글: 박영환 (LG 화학)
자료제공: 한민족과학기술자네트워크(KOSEN)
www.kosen21.org
1980년대 초반에 유기 박막 트랜지스터(organic thin-film transistor; OTFT)의 개념이 소개된 이후 유기 전자 분야에서 새로운 소재 및 소자의 발전이 크게 이루어져 왔다. 그 결과 최근의 OTFT의 성능은 비정질 실리콘 박막 트랜지스터(amorphous silicon thin-film transistor; a-Si TFT)를 맹추격하고 있다. 유기 트랜지스터를 이용한 응용분야가 계속 확대되겠지만 크게 두 개의 분야에서 커다란 혁신을 줄 것으로 기대되는데, 그 하나는 유연성 광학 디스플레이이고, 다른 하나는 저가의 마이크로 전자 분야이다.
OTFT가 a-Si TFT와 같은 무기 반도체보다 나은 점은 우수한 기계적 물성을 가지면서도 간단한 저온공정으로 제작이 가능하다는 것이 가장 핵심이다. 대면적의 유연성 경량 플라스틱 기판을 이용한 전자산업에서 이에 적합한 유기재료를 사용하면 저비용의 제조 방안 마련될 것이다. 그렇게 된다면 디스플레이와 마이크로 전자소자와 함께 하고 있는 우리의 생활에 커다란 혁신을 가져올 것이다.
이 글은 크게 세 가지 관점에서 OTFT를 리뷰하고자 한다. 첫 번째는 전자 종이(e-paper)에 사용되고 있는 전기영동 디스플레이(electrophoretic display; EPD) 기술에 관한 것이고, 두 번째는 유연 AM-OLED의 최근의 발전에 대한 것이며, 마지막 세 번째는 디스플레이 구동회로, RFID 전자 태그, 증폭회로, AD/DA 컨버터와 같은 최신기술에서의 OTFT를 이용한 집적회로 분야이다. 이 글을 통해서 유기물질을 사용한 트랜지스터가 어떻게 실제 제품 응용에 사용되고 있는지, 그리고 앞으로 어떤 분야가 유망할 것인지를 소개하고자 한다. 이를 통해 관련 연구자들이 앞으로의 개발 방향을 제고하는 기회가 되었으면 한다.
OTFT 구동 EPD
유연성 전기영동 디스플레이는 유기 트랜지스터의 응용분야로 생각한 첫 대상이었다. EPD에서는 마이크로 이하 크기의 전하 색소가 화소(pixel)보다 작은 셀 또는 마이크로 캡슐로 둘러싸인 유동성 유전체 안에 분산되어 있다. 이와 다른 형태로는 서로 다른 부호의 전하를 띠는 흑과 백의 색소 입자가 마이크로 캡슐로 싸인 투명 유체 안에서 움직이는 것도 있다. 컬러를 부여한 디스플레이의 경우에는 흰색 입자를 색을 가진 유체 안에 분산시킨다. 전기장을 인가하는 정도에 따라 색을 띤 유체 위로 흰색 입자의 노출을 제어하면 다양한 명암비(contrast)의 색채를 구현한다. Single-particle이나 dual-particle의 어떤 방식이라도 입자의 이동에 따라 명암조절이 가능하다. 발광과 채도의 제어는 대부분 듀얼 방식이 더 유리하다. 유체 안에서의 입자의 이동이 필요하기 때문에 응답속도가 수백 밀리초 수준으로 느리다. 최근에 개발된 Bridgestone 사의 고속응답 EPD는 액체 대신 기체를 유체로 하였지만, 높은 구동전압이 요구된다.
EPD는 대낮에도 밝은 화면을 구현한다. 쌍안정성을 갖기 때문에 이미지가 바뀔 때 외에는 이미지를 유지하기 위해 지속적인 파워 공급이 필요하지 않은 것도 장점이다. 편광판이나 배향막, rubbing 공정, 스페이서 등이 없이도 저전력으로 모든 각도에서 화면을 볼 수 있는 높은 밝기의 반사형 디스플레이가 가능하므로 유연성 디스플레이에 가장 이상적인 후보이다.
전기영동 픽셀 회로
EPD의 전자 구동은 수동형(passive matrix)과 능동형(active matrix)으로 나눌 수 있다. 수동형에서는 상판 전극이 열 방향으로, 하판은 행 방향으로 패턴을 주어 화소가 결정된다. 각 화소에서의 반사율은 행과 열로부터 인가된 전기적 신호에 의해 결정되는데, 이미지를 나타내려면 각 행에 신호를 순차적으로 인가한다. 400개 행을 갖는 디스플레이의 경우에는 고유 응답속도가 100밀리초라면 40초의 리프레쉬(refresh) 시간을 요구한다. 이러한 긴 리프레쉬 시간은 수동형이 게시판이나 가격표 같은 반(半) 고정화면에 적합함을 의미한다.
능동형은 각 화소가 직접 스위칭된다는 점에서 수동형과 다르다. 따라서 수동형에서 보이는 한계를 극복할 수 있지만 복잡한 전자회로와 그에 적합한 소재, 공정, 장비 등이 필수적이다.
능동형 EPF 화소의 등가회로는 그림 1과 같다. 한 프레임 동안 모든 행은 전류를 통하는 상태로 스위칭하는 전압을 인가하여 순차적으로 선택된다. 행이 선택된 주기 동안에 열 전극의 전압은 통전 상태의 TFT를 통해 화소 전극에 공급되어 이미지를 형성한다. 이러한 화소 인가방식은 리프레쉬 시간을 단일 화소에만 해당하는 시간으로 줄여준다.
전기영동 효과는 쌍안정성을 가지기 때문에 이미지 업데이트는 초기 및 최종 스위칭 상태에 모두 관련되는데, 이것을 차동 구동(differential driving)이라 한다. 예를 들어 설명하면, 화소가 저반사 상태를 계속 유지하려면 화소에 펄스가 인가되지 않아야 하고 저반사에서 고반사 상태로 바뀌면 완전한(full-length) 펄스를 인가하여야 한다. 펄스의 너비에 의한 변조방식에서는 펄스의 길이가 짧을수록, 펄스의 세기에 의한 변조방식에서는 펄스의 전압이 낮을수록 반사율이 미세하게 변한다. 일반적으로 펄스 너비 변조방식은 3단계의 단순한 전압(-15, 0, +15 V)만 사용하므로 더 많이 쓰이는 구동방식이다(그림 2).
그림 3은 바텀 게이트(bottom-gate) 소자의 형태인 능동형의 단면도를 보여준다. 처음에 첫 번째 금속 층막(metal layer)으로부터 게이트 전극과 행 전극을 기판 위에 올린 뒤 게이트 유전물질을 형성한다. 이후 두 번째 금속 층막으로부터 소스-드레인 전극과 화소 및 인터커넥트 도선을 올린다. 경우에 따라 금속 전극이 필요할 수 있다. EPD는 반사형이므로 불투명한 금속도 사용 가능하다. 금이 p형 유기 트랜지스터와 결합하여 자주 쓰인다. 은도 쓰일 수 있다. 금속 층막 사이의 스트레스를 줄이기 위해서 유기 게이트 유전물질을 사용하는 것이 유리하다. 반도체 공정은 TFT 백플레인(backplane)의 마지막 공정 단계이다. 능동형에서는 polythienylene-vinylene, polyfluorene계 고분자, polythiophenes, 승화성 pentacene 또는 수용성 pentacene 유도체, peri-xanthenoxanthene 유도체 등의 p형 유기 반도체가 적용되고 있다.
그림 3의 구조는 장차단(field-shield) 화소 구조로서, 세 번째 금속 층막에 의해 화소 전극을 형성하는데, 모두 6번의 마스크 공정이 요구된다. 백플레인이 완성된 뒤, 그 위에 "전자 잉크" 필름이 얹어진다.
표준 배치 구조의 화소 전극은 소스-드레인과 열 전극과 같은 층에서 형성되므로 화소 전극의 면적을 빼면 개구율은 80~85% 수준이다. 장차단 구조에서는 개구율이 100%에 가까우므로 명암비를 향상시킬 수 있다. 또한 화소 전극 안에서의 반사율과 전체 화소 면적에 대한 평균반사율의 차이로 정의되는 광학적 혼선(crosstalk)이 줄어든다. 표준 배치에서는 열에 전압이 인가되는 동안 열 전극 위의 전기영동 필름이 구동된다. 최악의 경우, 열과 행의 전극 전압이 반대로 인가되면 명암 대비가 크게 감소한다. 그림 4에 이러한 조건에서 찍은 두 가지 방식의 화소 사진을 보여준다.
유기 TFT의 요구조건
화소를 백색에서 흑색 상태로 바꾸려면 500밀리초 내에 15V를 걸어야 한다. 반대의 경우에는 같은 시간 내에 -15V를 걸어야 한다. 펄스 너비 변조방식에서 회색을 구현할 때에는 펄스를 주는 시간이 짧아진다. 통상 50Hz의 프레임 속도로 디스플레이가 구동되므로 펄스의 최소 주기는 20밀리초가 된다.
그림 1에 보인 회로를 모사하면 필요 조건을 알 수 있다. 선택시간 동안에 선택된 행의 화소 커패시터에 열 전극으로부터 인가된 전압에 의해 충전(charging)시킴으로써 최소의 온(on) 전류와 최소의 전계효과 이동도를 제한하도록 한다. 프레임의 나머지 보류시간(hold time)동안 다른 행을 구동시켜도 화소 커패시터의 전하가 유지되어야 하는데, 이것은 선택되지 않은 TFT의 최대 허용 오프(off) 전류와 관련이 있다.
그림 5에 p형 반도체에 대해 이동도와 오프 전류가 광학 성능에 미치는 영향을 모사한 결과를 보여준다. 그림 5a는 여러 이동도 값에 따른 화소의 충전 거동특성에 대한 것이다. 보류시간 내에 전하의 99% 이상이 유지되도록 오프 전류를 충분히 작게 잡았다. 수직축은 한 프레임 동안의 평균 화소 전압이고 수평축은 프레임의 수를 나타내었다. -15V로 충전하는 것은 소스-게이트 전압이 작아서 +15V로 충전하는 것보다 느리다. 이동도가 0.001 cm2/Vs일 때 +15V로 충전에는 3프레임만에 이루어지지만 -15V에 대해서는 10프레임 이상이 걸린다.
충전이 완전하지 않게 되면 다음 두 가지의 광학 특성 저하의 결과로 나타난다. 그 하나는 화소 전압 저하에 의해 이동 속도(drift velocity)가 감소하기 때문에 스위칭 속도가 느려지는 것이고, 다른 하나는 화소 충전이 불완전하면 이동도 증가폭이 작을 때 화소 전압에 대해 민감하게 작용하여 화소 간에 불균일을 초래한다는 것이다. 이동도가 0.01 cm2/Vs로 커지면 +15V로 충전에서는 즉각 응답되고, -15V에 대해서도 이러한 불완전 시간이 짧아지는 것을 볼 수 있다. 그러므로 이동도가 0.01 cm2/Vs이면 충분한 균일도를 갖는 그레이를 적어도 4단계의 색으로 구현할 수 있다.
그림 5b에는 누설 전류(leakage current)의 크기에 따른 트랜지스터의 이동특성을 모사한 것이다.
전계효과 이동도를 그림 5a의 가장 큰 값인 0.05cm2/Vs로 두어 충전 지연이 없게 하였다. 보류시간 중에는 열 전압을 0V로 하고 선택시간에는 -15V 또는 +15V를 인가한 뒤 누설 전류에 따른 평균 화소 전압에 미치는 영향을 계산한 것이다. 누설 전류가 1nA일 때 화소 전압이 60%만 인가되는데, 이것은 전기영동 입자의 스위칭을 더디게 하고 보류시간 중의 전류 누설에 의한 이미지 균일도의 손실을 가져와 광학적으로 부정적인 영향을 미친다. 누설 전류가 50pA 보다 작아야 인가된 전압의 97% 이상이 유지되고, 그래야 전압강하가 0.5V 미만이 되어 적어도 4단계의 그레이 색을 충분한 균일도로 구현할 수 있다.
제품화 현황
유기 트랜지스터를 적용한 백플레인(backplane)의 제조방법도 다양하게 전개되고 있다. 여기에는 잉크젯 프린팅, 스핀코팅 층막의 리소그래피 패터닝, 스탬핑(stamping) 등의 기술이 포함된다. 그림 6에 Polymer Vision과 Plastic Logic사의 제품화 사진을 보였다. 이들 제품은 현재까지 유기 TFT기판을 적용한 제품 중에서 가장 화소 수가 많고 화질이 우수하다. Polymer Vision의 제품은 패터닝에 표준적인 리소그래피 기술을 적용하여 제작된다.
이 기술은 완성도 높은 LCD 기술을 그대로 적용한다는 장점이 있다. Plastic Logic사의 경우에는 리소그래피로 패터닝된 기판 위에 잉크젯 방식으로 전도체, 반도체, 유전체 등을 프린팅하는 additive deposition 제조 방식을 채택하고 있다. 이 방법은 제조 공정이 단순하고 재료의 손실이 적어서 기술 개발 노력이 집중되고 있다.
롤투롤(roll-to-roll) 방식으로 유연성 디스플레이를 제조하는 것이 제조원가가 낮은 궁극적인 방법으로 여겨진다. 주의할 것은 프린팅이나 롤투롤 방식이 곧 비용 절감 방법이라는 의미가 아니라는 것이다. 노동력, 감가상각, 소재, 장비 유지 등에 따르는 비용을 고려하여야 한다.
평판 디스플레이의 행과 열은 전자적으로 구동, 제어된다. 대부분의 구동 드라이버는 디스플레이의 외부에 위치하여 별도로 가격이 산정된다. 그러므로 이것을 능동형 백플레인과 합체화하는 것도 제조비용을 저감하는 수단이 되며, 더욱이 제품 내부 공간 사용을 효율적으로 만들어준다. EPD의 쌍안정성 특성으로 인해 이미지 업데이트에 행만 구동하면 된다는 것은 합체화에 유리한 조건이다.
OTFT 구동 유연 OLED
유기 재료는 150℃ 이하의 저온 공정이 가능하다는 점은 무기 재료로는 적용이 불가능한 플라스틱 기판을 사용할 수 있게 해준다. 더욱이 용액화가 가능하므로 용액공정이 적용되면 고가의 진공장비가 없이 더 단순한 방식으로 제작이 가능하다. 이것은 유연성 디스플레이, 저가의 마이크로 전자회로 및 센서 등의 제조에 있어서 중요한 장점이 된다.
OLED는 얇은 전고상(all-solid-state)의 구조와 함께 시야각이 넓기 때문에 유연성 디스플레이로서 적합한 방식이다. 또한 유연성 필름 위에서도 우수한 색채를 구현한다.
OTFT로 구동되는 하향식(bottom-emission) 구조의 OLED로는 2004년 제작된 8×8의 단색 화소의 디스플레이가 처음이다. 이 시연작품은 섀도우 마스크를 이용하여 펜타센 층을 패터닝한 것이다. 이후 화소수가 계속 증가한 작품이 만들어졌고, 최근 들어서는 완전 컬러(full-color)의 213×RGB×120 화소가 소개되었다.
상향식 OLED는 화소가 영향을 미치는 범위(foot-print)가 작기 때문에 이보다 고해상도의 우수한 화질 제공이 가능하다. 이외에도 상향식을 채용하는 이유로서 OTFT 기판으로서 플라스틱의 적용이 가능하여 OLED와의 합체에 유리하다는 점이다. 이를 위해 많은 노력이 기울여져 왔는데, OLED가 손상을 최소화하여 OTFT 위에 형성되어야 하므로 복잡한 다층 구조로 제작되어야 하는 어려움이 있다. 본 장에서는 이에 관련된 극복 과제들을 논의하기로 한다.
펜타센 기반의 화소 회로
그림 7에 OTFT로 구동되는 AM-OLED의 2T-1C 화소 회로를 나타내었다. 2T-1C는 구동 TFT와 스위치 TFT의 두 개의 트랜지스터와 저장 커패시터 Cs로 이루어져 있는 가장 단순한 화소 회로이다. 화소 OTFT는 고해상도를 위해 5㎛ 이하의 채널 길이를 갖도록 디자인된다. 회로요소의 크기는 60Hz의 프레임 속도로 볼 수 있도록 정해진다. 인가되는 전압들을 그림에서 볼 수 있고, Vcc - Vcath = 20V 정도로 고정된다.
구동 TFT는 높은 이동도와 균일하고 안정된 전기적 특성을 가져야 한다. 스위치 TFT는 높은 온 전류를 가져야 게이트 선택주기 동안 저장 커패시터를 완전히 충전할 수 있고, 작은 오프 전류를 가져야 한 프레임 주기 동안 충전용량을 유지할 수 있다. 이 특성에 맞는 바텀 게이트 바텀 접합의 OTFT가 개발되었다. 게이트 전극은 금을, 소스/드레인 전극은 금/백금의 다층 전극을 사용하였다. 게이트 절연층은 poly(4-vinylphenol) (PVP), octadecyltrichloro-silane(OTS) 및 가교제가 들어 있는 propylene glycol monomethyl ether acetate(PGMEA) 용액을 스핀 코팅하여 얹어서 150℃로 가온 처리하여 만들었다. 여기서 OTS는 절연층의 소수성을 높여서 펜타센의 증착이 잘 되도록 하여 0.18 cm2/Vs의 이동도와 주기당 0.96V의 subthreshold swing 및 pA 수준의 작은 누설 전류값을 얻게 해준다(그림 8). 펜타센은 상온 CVD로 증착한 poly(p-xylylene) (PPX)로 보호(encapsulation)되어 있다.
합체 기술
유기 반도체의 미세 패터닝. 유기 반도체 필름을 손상시키지 않고 패터닝하는 기술개발은 아직 완벽하지 않다. 이러한 이유로 30㎛ 의 정밀도를 갖은 섀도우 마스크를 이용한 패터닝을 자주 이용한다. 이의 대안으로서 광패턴이 가능한 유기 separator를 써서 마이크로미터 수준의 정밀도로 펜타센 필름을 패터닝함으로써 섀도우 마스크의 사용을 배제시킬 수 있다. 그림 9a에 이 방법에 의해 제작된 펜타센 필름 패턴의 SEM 사진을 보여준다. 그림 9b는 separator의 유무에 따라 제작된 펜타센 TFT의 전달 특성을 보여주는데, separator의 사용으로 오프 전류가 pA 수준이 되어 한 프레임 동안의 저장 커패시터의 용량을 충분히 유지할 수 있게 한다. 마스킹이 없는 공정이므로 대형의 제작에 유리하다.
상향식 발광 구조. 그림 10에 상향식 OLED의 화소 구조의 단면도(a)와 전개도(b)를 볼 수 있다. OLED는 PPX로 보호된 펜타센 층과 평탄화를 위해 광패턴이 가능한 유기 절연층으로 구성된 OTFT 백플레인 위에 형성되어 있다. 이러한 쌓음(stack) 구조를 이용하여 화소 면적을 줄일 수 있다. OTFT 기판과 enculturation film은 각각 0.2mm 및 0.1mm 두께의 PES 기판을 사용하여 150℃ 이하의 저온에서 모든 제작을 진행하였다. 절연막은 유연성이 우수한 고분자 유전체를 사용하였다. 화소의 크기가 318㎛×318㎛로서 80ppi의 해상도를 나타내며, 섀도우 마스크 없이 제작하여 RGB 화소를 구현하였다.
OTFT 구동의 완전 칼라 OLED
그림 11에는 화면의 대각선 크기가 2.5인치인 OTFT 구동의 완전 칼라 OLED를 보여준다. 화수 수는 160×RGB×120(QQVGA)이고 패널의 두께가 0.3mm, 구동 IC를 제외한 무게는 1.5g이다. 이 디스플레이는 60 Hz의 프레임 속도를 선명하게 보여준다. 인가하는 신호전압 12V 범위에서 최대 화면 밝기는 200cd/cm2이고 명암비가 1000:1이 넘는다.
유기 집적회로
OTFT를 적용한 마이크로 전자회로의 대상은 두 가지로 구분된다. 그 한 가지는 디지털 정보를 처리하는 디지털 회로이다. 이에 해당하는 것으로 ID 태그에 들어가는 트랜스폰더(transponder)가 좋은 예로, 메모리에서 Boolean 정보를 읽어 들여서 기지국에 RF 신호로 바꾸어 보내는 작업을 한다. 또 다른 한 가지는 아날로그 회로로서, 아날로그 신호를 조정, 정류, 증폭하거나 Boolean 논리 신호로 바꾸는 회로이다. 본 분석에서의 논의는 논리 회로에 한정한다.
인버터와 논리 게이트
디지털 논리회로에서 기초가 되는 빌딩 블록은 입력신호를 변환하는 회로인 인버터이다. 그림 12에서 보여주는 인버터는 금속산화물 반도체(metal oxide semiconductor; MOS) 또는 TFT 트랜지스터가 장착되어 있다. 이 회로는 구동 트랜지스터 TD가 부하 L과 직렬로 연결되어 저항에서 보이는 전류-전압 관계를 따르지만 완벽한 선형관계를 보일 필요는 없다. 입력 전압 Vin은 0V에 가까운 낮은 값일 때는 출력 전압은 파워소스의 전압 VDD에 가깝게 나오고, 그 반대로 VDD일 때는 0V으로 출력된다. 이에 따라 이 회로는 그림 12(c)와 같은 Boolean 논리식 결과로 나타난다. 그림 13에 인가된 전압 Vin에 따른 출력 Vout의 관계 그래프를 보여준다. 집적회로에 사용될 수 있으려면 출력 신호가 후속 회로의 입력신호로서 적당하여야 한다. 이를 판별하는 것이 신호의 이득(gain)인데, Vin 에 대한 Vout의 그래프에서 1 이상의 기울기에 해당하는 범위이다.
회로의 성능지수인 잡음여유(noise margin)는 불가피한 잡음에 대한 인버터의 면역력을 나타내는 값으로, "최대 등가 기준(maximum equal criterion)"으로 정의할 수 있다. 이 기준에 따르면 그림 13b에서 보인 것처럼 입력-출력 전압에 대한 서로 대칭된 그래프를 그려서 두 곡선에 내접한 정사각형의 최대 크기로서 잡음여유를 정의한다. 기본 인버터를 합성하면 논리 게이트를 만들 수 있는데, 그림 14의 NAND 게이트가 좋은 예이다. 그림 15는 고리 진동자로, 홀수 개의 인버터를 직렬 연결한 것이다.
논리군(Logic Family)
단극형(unipolar) 로직. OTFT는 대부분 p형이기 때문에 음의 값의 게이트/소스 전압을 인가함으로써 게이트 내에 정공(hole) 채널을 누적 형성한다. 그림 12의 부하 L의 저항은 PEDOT:PSS와 같은 전도성 물질을 채용할 수 있다. 그러나 이 같은 추가적인 재료 사용을 줄이기 위해 주로 부하 트랜지스터(TL)를 채용한다. 이와 비슷한 기능을 하는 실리콘 기반의 n-MOS 논리 회로에서 구동 및 부하 트랜지스터의 두 개의 문턱 전압(dual VT)에 의해 전기적 도핑 양을 결정하여 사용되는 것과는 달리, OTFT에서는 이웃한 두 개의 트랜지스터의 문턱전압을 재현성 있게 조절하는 기술이 아직 발달되어 있지 않기 때문에 OTFT 로직에는 주로 단극 p형의 단일 VT로 구성한다.
부하 트랜지스터의 게이트는 그림 16과 같이 소스나 드레인의 어느 한 쪽에 연결할 수 있다. 소스에 연결한 경우 '영의 VGS 부하" 또는 "공핍 부하(depletion load)형" 로직이라 하는데, 여기서는 그림 17a의 전달 특성과 같이 문턱 전압이 양의 값을 갖는 공핍형 트랜지스터로 부하를 건다. Vin의 값이 낮은 경우 TD의 VGS는 큰 음의 값을 가지므로 정공 전달 채널이 형성되고 TD의 채널 저항은 TL의 경우에 비해 매우 작다. 그러므로 TL과 TD의 저항분배의 결과 Vout은 VDD에 가깝게 된다. Vin이 큰 경우는 TD의 VGS는 0에 가깝게 된다. 채널의 너비/길이 비율(W/L)로 표현할 수 있는 TL의 치수는 TD의 5~10 배로 충분히 크게 해야 TL과 TD의 저항분배에 의한 Vout의 값을 0에 가깝게, 특별한 경우 W/L 비에 가깝게 만들 수 있다.
그림 16b는 "다이오드-부하" 로직으로 불리는데, 게이트-드레인이 단락된 트랜지스터가 다이오드의 전류-전압 특성을 갖기 때문이다. 그림 16a가 영의 VGS를 갖는 것과 달리 그림 17b의 증가형(enhancement-mode) 및 공핍형의 트랜지스터도 적합하여 TL의 문턱전압 변화 폭이 큰 경우에도 일관성을 보인다.
로직 게이트를 회로 내에 집적하려면 출력전압 Vout이 다음 단계 인버터의 작동이 가능한 범위 내에서 움직여야 한다. 그림 18a에 펜타센 트랜지스터로 만든 영의 VGS 인버터의 전형적인 특성 곡선을 보이는 것처럼, 많은 경우 이상적인 경우에서 벗어나 출력전압이 후속의 인버터를 작동시키지 못하는 범위까지 움직인다. 이를 해결하기 위해 그림 19처럼 모든 인버터에 대해 수준변환(level-shifter)을 해야 한다. 두 개의 트랜지스터를 추가하고 기준전압 VSS에 대응하는 제 3의 전압을 걸어줌으로써 수준변환을 하면 원하는 범위 내에서 출력 전압을 얻게 해주며 인버터의 잡음 여유를 늘려준다.
유기 트랜지스터의 문턱전압을 재현성 있게 제작하는 기술이 부족하고 단극형 로직의 이득이 매우 나빠서 단극형 유기물 인버터의 잡음 여유가 제한된다. VDD를 증가시키면 향상시킬 수 있는데, 이렇게 하려면 많은 경우 유기 트랜지스터가 장착된 회로가 제대로 작동하기 위한 충분한 VDD값과 함께 수준변환이 필요하다. 이밖에 초박막 게이트 유전물질을 사용하는 것도 효과적이다. 로직 게이트의 수율은 잡음여유에 의해 결정된다(그림 20).
상보형(complementary) 로직. 그림 21에 p형과 n형의 트랜지스터가 상호보완적으로 구성된 인버터를 보여준다. 이 트랜지스터들이 출력 노드를 제공하는 데에 능동적으로 작용하므로 둘 다 구동 트랜지스터가 된다. p형이 풀-업(pull-up) 트랜지스터 TPU가 되면 입력 전압이 매우 작을 때 출력 노드가 VDD가 되는 동시에 n형 트랜지스터는 실질적인 오프(off) 상태가 된다. n형이 풀-다운(pull-up) 트랜지스터 TPD가 되면 입력 전압이 VDD의 큰 값이 되어 출력 노드가 0이 되는 동시에 p형 트랜지스터는 거의 오프(off) 상태가 된다(그림 22). 이것을 상보형 로직이라 하는데, 여기에서는 단극형보다 잡음 여유가 매우 크기 때문에 복잡한 회로의 구성이 가능하다.
상보형 로직은 집적기술에 있어서 n형과 p형의 트랜지스터로 작동할 수 있음을 의미한다. 많은 유기 반도체 물질들이 정공뿐만 아니라 전자의 전도도 가능한 것으로 알려져 있지만, 계면에서의 전자가 쉽게 트랩(trap)되기 때문에 전자 전도를 이용한 TFT의 구성이 실질적으로 어렵다. N형 OTFT에서는 과불소화 프탈로시아닌 구리착물, 페릴렌 유도체, 풀러렌, 과불소화 펜타센 등과 같이 LUMO 에너지가 낮은 물질을 이용한다.
양극형(ambipolar) 로직. 2000년대 들어 광발전용 p형과 n형의 블렌드로 만든 박막형 트랜지스터(TFT)에서 양극형 특성을 보이는 것이 발견된 이후 그림 22에 보인 단극형 로직의 두 개의 트랜지스터를 양극형 트랜지스터로 대체한 양극형 인버터 및 로직의 개발이 이루어지고 있다. 또한 p형 및 n형으로 구성된 반도체 이중층막을 이용하여도 양극형의 특성을 보이는 것이 알려져 있다. 유기 반도체 물질 단독으로도 양극성의 특성이 있는 것이 잘 알려져 있기 때문에 단독 물질로 구성된 트랜지스터를 이용한 양극성 인버터도 제작되어 왔다. 여기에는 플러렌이 잘 알려져 있고, 이외에도 펜타센, nickel diothiolene 및squaraine 등의 반도체 물질이 있다.
양극성 인버터의 특성은 그림 23에 나타나 있는데, 상보형 로직과 마찬가지로 이득이 높다. 그러나 완전 오프 상태가 불가능하므로 출력 전압 폭은 좁다. 입력과 출력 전압이 같아지는 트립 포인트(trip point)에서는 폴-업 트랜지스터는 p형, 풀-다운 트랜지스터는 n형이다. 입력전압이 트립 포인트(trip point)에서 벗어나 0V에 가까워지면 풀 업 트랜지스터는 p형이 유지되지만, 풀-다운 트랜지스터는 정공이 누적되어 저항값이 작아진다. 풀-다운 트랜지스터의 채널 저항 감소는 출력 전압은 입력값보다 더 낮아지게 만든다.
이중 문턱전압 로직. 단극형 로직에서 부하 트랜지스터의 문턱전압이 구동 트랜지스터의 문턱전압에 관계없이 제어된다면 트립 포인트를 VDD/2로 디자인하여 잡음 여유를 크게 향상시킬 수 있다.
유기 트랜지스터의 문턱전압을 제어하는 실제 방법은 그림 24와 같이 제 2의 게이트를 장착하는 것이다. 이렇게 함으로써 기본 게이트의 IDS-VGS 특성에서의 문턱전압의 크기가 달라진다. 그림 25a의 공핍형 특성을 보면 Vtop-gate를 0에서 양의 값으로 변화시키면 문턱전압을 0에 가깝게 변화시킬 수 있음을 알 수 있다. 공핍형 트랜지스터뿐만 아니라 증가형 트랜지스터에도 이 같은 전류-전압 특성을 보이는 경우가 있다. 문턱전압을 제어할 수 있는 인버터에서는 문턱전압이 고정된 것보다 잡음여유가 크게 향상된다. 인버터는 여러 가지 구조로 만들 수 있는데, 그림 26a의 전류 특성으로부터 그림 26b에 보인 0의 VGS 인버터를 만들면 구동 트랜지스터의 탑(top) 게이트 바이어스에 따라 그림 26c와 같은 전류-전압 특성이 나타난다.
회로 성능
회로의 성능은 여러 가지 지표로 나타낼 수 있으며, 프로세서, 정보 태그, 메모리 등의 디지털 회로에서의 가장 중요한 지표는 클락 속도(clock rate)이다. 디지털 회로에서는 클락 신호에 맞춰서 게이트 간에 데이터가 전달된다. 병렬의 데이터 경로를 따라 신호가 나뉘는 경우 타이밍이 맞아야 하는 것이 매우 중요하다. 그렇지 않으면 후속의 데이터와 결합하여 에러가 발생하는 데이터 레이싱(racing) 현상이 일어난다. 클락 주기는 입력 신호가 인버터나 로직 게이트를 거치는 데 필요한 시간인 '단계 지연(stage delay)'에 의해 유지된다.
고리 진동자에서 보았듯이 인버터 단계의 출력 신호의 생성은 후속 게이터의 입력 용량에 구동 트랜지스터나 풀-업 트랜지스터를 통과한 전류에 의해 충전되는 데에 필요한 시간에 의해 결정된다. 이것은 등가적으로 RC 시간상수로 나타낼 수 있다. 여기서 R은 트랜지스터의 저항값이고, C는 출력 노드의 총 정전용량이 된다. 역으로, 출력신호의 소멸은 RC 시간상수와 같은데, 이때의 R은 단극형 로직에서의 부하 트랜지스터 또는 상보형 로직에서의 풀-다운 트랜지스터의 저항값에 해당한다.
단계 지연은 재료와 디자인 및 외부요소 등에 의해 결정된다. 재료의 요인을 보면, 트랜지스터의 채널 저항은 전하 이동도가 클수록 낮아진다. 디자인의 관점에서 저항은 채널의 길이가 짧을수록 낮다. 외부요인으로서 큰 값의 VGS를 인가하면 VDD가 증가하면서 저항이 낮아진다. 이 저항값의 변화에 따라 단계 지연 시간이 변한다.
최신 응용사례
디스플레이 행 구동드라이버(Display Row Drivers). 전술한 바와 같이 능동형 디스플레이의 리프레시 속도를 결정하는 데에 쓰인다. 시프트 리지스터가 행 구동 칩에서 디코더의 빌딩 블록으로서 일반적으로 사용된다. 이것은 유기 트랜지스터 기술을 적용하여 제작할 수 있다.
유기 RFID 무선응답기. RFID의 가장 단순한 형태는 안테나와 정보가 담긴 회로로 구성된다. 수동형(passive) 태그의 경우 전지가 내장되어 있지 않아 안테나로부터 입력된 전자기장에 의해 에너지를 받아 구동된다. 그림 27에 이 소자의 작동 원리를 보여주는 모식도를 블록화하여 그렸다. 이 기술과 관련되어, 최근에 유기 분자의 자기조립 단분자막으로 형성된 활성 반도체 물질로 이루어진 SAMFET(self-assembled-monolayer field-effect transistor)의 개발이 흥미롭다. 이것으로 만들어진 소자는 15 비트 코드 생성자를 고수율로 제조하는데 높은 신뢰성을 보였다(참고문헌 2).
증폭 회로. 증폭 회로의 기본 바탕은 인버터와 유사하다. 이것은 그림 13에서 보인 트립 포인트 근방의 DC 전압에 바이어스되어 있는데, 이곳에서 시간에 따라 변하는 작은 입력신호와 중첩하면 회로에 의해 증폭되어 이득이 발생한다. 이때 transconductance(gm = dIDS/dVGS) 가 채널 전도도(gDS = dIDS/dVDS)보다 매우 큰 값을 가져야 이득이 발생한다. Transconductance는 전하 이동도와 게이트 유전체의 정전용량의 곱에 비례하고, 따라서 게이트 유전체는 얇으면서 높은 k 값을 가져야 한다.
이와 함께 작은 gDS 값을 위해 채널이 길어야 한다. 이를 위해 유기물질의 이동도를 높이는 문제와 게이트 유전체 절연막의 막박화 및 k 값 저감이 주요 과제가 되고 있다.
AD(digital-to-analog) 및 DA(analog-to- digital) 컨버터. 아날로그 센서나 액츄에이터와 인터페이스를 가지는 디지털 기기에는 아날로크 신호에 대응하는 회로가 필요하다. 유기 기술을 활용한 증폭회로의 개발과 함께 DA 및 AD 컨버터가 출현하였다. 여기서도 증폭 회로와 마찬가지로 이득을 높이는 것이 과제이다.
결론
OTFT는 우수한 기계적 물성을 가지면서도 가공이 쉬워 제조공정 비용이 낮다는 이점 때문에 그 응용 용도에 대한 관심이 높다. 그렇기 때문에 기술이 발전해갈수록 제품 혁신에 있어서 OTFT가 유력한 핵심 기술이 될 것이라는 데 대해서는 의심의 여지가 없다. 그러나 전하 이동도의 개선이나 전기/물리/화학적 안정성의 확보 등, 해결해야 할 기초 연구가 아직도 많이 남아 있다.
전기영동에 의한 디스플레이는 OTFT를 적용한 제 1세대의 응용 사례가 되고 있다. 그러나 디스플레이 소자가 복잡해질수록 높은 기능을 가지면서 고 생산성의 제조가 가능한 OTFT를 요구한다. AM-OLED와 같이 전기로 구동되는 디스플레이에서는 훨씬 높은 수준의 물성을 요구한다. 현재 1cm2/V·s정도의 이동도를 갖는 유기반도체의 물질, 향상된 게이트 유전물질, 고해상도 패터닝 기술, 트랜지스터와 픽셀의 공간 배치 등의 핵심적 개발 이슈이다. 유기 마이크로 전자 분야에 있어서는 진정한 상보형 회로(complementary circuit)의 구현이 궁극적 개발 방향이다. 현재로서는 실용 가능한 전자 전도성 유기물질의 부재라는 것이 난제를 해결해야 한다. OTFT의 미래는 밝지만, 차세대 전자산업에 대비하여 재료와 제조공정 개발의 폭넓은 전개가 필수적이다.
참고문헌
1. Gerwin Gelinck, Paul Heremans, Kazumasa Nomoto, and Thomas D. Anthopoulos*, "Organic Transistors in Optical Displays and Microelectronic Applications," Adv. Mater. 2010, Early View. (DOI: 10. 1002/adma.200903559)
2. E. C. P. Smits 외, Nature 2008, 455, 956 .
그림 1. 화소의 등가회로. 소스, 드레인, 게이트를 각각 S, D, G로 표기하였다. 저장 커패시터는 Cst,화소 커패시터는 Cpxl,게이트-드레인 기생용량은 Cgd로 표시하였다.
그림 2. 펄스 너비 변조방식.
그림 3. 능동형 EPD의 단면도
그림 4. 표준 배치 구조(왼쪽)와 장차단 구조(오른쪽)의 화소 배열을 보여주는 광학현미경 사진.
그림 5. 화소의 충전 거동특성 시뮬레이션.
그림 6. Polymer Vision(왼쪽)과 Plastic Logic사(오른쪽)의 유기 TFT에 기반 한 EPD제품들
그림 7. AM-OLED의 2T-1C 화소회로.
그림 8. 3인치 웨이퍼 위에 제작된 85쌍의 펜타센 기반의 TFT의 전달 특성.
그림 9. a) separator 구조를 보여주는 단면 SEM 사진. b) separator의 유무에 따른 펜타센 TFT의 전달특성.
그림 10. a) OTFT 구동 상향식 발광 OLED의 단면도. b) 화소의 광학현미경 사진.
그림 11. OTFT 구동 OLED의 화면 시연 사진.
그림 12. a) p 채널 트랜지스터, b) n 채널 트랜지스터를 사용한 인버터와 c) 입력/출력 신호의 Boolean 논리표.
그림 13. a) 인가 전압 Vin과 출력 Vout의 관계 그래프와 이득의 정의.
b) 잡음여유를 정의한 최대 정사각형. c) VDD의 변화에 대한 이득의 측정.
그림 14. a) p 채널 트랜지스터로부터 구성한 NAND 로직 회로.
b) 입력 A와 B에 따른 출력 신호의 Boolean 논리표.
그림 15. a) 7개의 인버터로 구성된 고리 진동자. b) 5개 및,
c) 19개 인버터로 구성된 고리 진동자의 출력. d) 19개 진동자의 VDD를 증가시킨 경우.
그림 16. a) 0의 VGS부하 인버터. b) 다이오드-부하 인버터
그림 17. p형 OTFT의 IDS-VGS전달 특성. a) 양의 문턱전압 VT를 갖는 공핍형 트랜지스터의 특성.
b) 음의 문턱전압 VT를 갖는 증가형 트랜지스터의 특성
그림 18. a) 0의 VGS부하 인버터, 및 b) 다이오드-부하 인버터의 입출력 전달 특성.
그림 19. a) 수준 변환을 가진 다이오드-부하 인버터 회로. b) 수준변환이 없는 경우와,
c) 수준변환이 있는 경우의 입출력 전달 특성
그림 20. a) VDD=15V,VT=3V의 최악의 경우의 회로 이득률 계산. b) VDD의 증가에 따른 잡음 여유의 증가곡선
그림 21. 상보형 인버터 회로.
그림 22. 상보형 로직의 전달특성
그림 23. a) 펜타센을 사용한 양극형 인버터의 특성. b) VD=-20V인
경우와, c) VD=20V인 경우와 양극형 펜타센 TFT의 전달특성.
그림 24. a) 이중 게이트 트랜지스터. b) 0의 VGS부하 로직과,
c) 다이오드-부하 로직의 문적전압 제어 방식.
그림 25. a) 탑 게이트로 VT를 제어한 이중 게이트 트랜지스터의 IDS-VGS전달특성 곡선.
b) 0의 VGS부하 로직과 결합된 VT제어 게이트 회로. c) 0의 VGS부하 인버터의 전달특성.
그림 26. a) 3비트 행 디코더의 구조. b) 트랜지스터의 연결구조를
나타낸 NOR 어레이의 세부 구조. c) D-플립-플랍의 세부 구조.
그림 27. RFID의 구조 개요도
회원가입 후 이용바랍니다.
개의 댓글
댓글 정렬
BEST댓글
BEST 댓글
답글과 추천수를 합산하여 자동으로 노출됩니다.
댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
그래도 삭제하시겠습니까?
댓글수정
댓글 수정은 작성 후 1분내에만 가능합니다.
내 댓글 모음