PLD
글: 트로이 스칸(Troy Scott) / 시니어 제품 마켓팅 엔지니어
래티스 반도체 / www.latticesemi.co.kr
시스템에서 최후의 마이크로 와트까지 소비전력을 줄이는 것은 배터리로 동작하는 장비를 설계하는 엔지니어의 공통된 목적이다. 그리고 전력 소비 절감에 있어서, LCD TV, 셋탑박스(STB)와 멀티 기능 프린터(MFP)와 같은 전통적인 가전, 사무기기에 대한 더 엄격한 정부로부터 규제가 있다. 이 기사는 전력 소비 절약에 관한 실질적인 디자인 방법과 조언에 관한 것이다. 현대적인 프로그래머블 로직 디바이스(PLD)는 마이크로 암페어의 매우 낮은 동적 전류 요구사항으로 시스템 이벤트/절전 상태 전반을 제어하기 위해 시스템 전반에 있어서 이상적인 감시자가 될 수 있다.
디자이너는 제품이 최신 EnergyStar와 EC 규약을 준수할 수 있도록, 제품 라인의 다양화와 낮은 전력 모드 동작을 제공할 수 있는 혁신적인 방법을 찾고 있다. 전용 PLD 자원은 1와트 아래의 완벽한 시스템 수준의 대기 전력 모드를 구현하기 위한 대기 모드 동작과, 전력 최적화를 위한 유연성도 제공하기 때문에 전체 시스템 전력 관리를 조정하는데 도움이 될 수 있다.
1 와트 이니셔티브는 모든 가전제품에서 대기전력 사용이 단지 1와트 내로 줄이자는 국제 에너지기구의 에너지 절약 제안이다. 뱀파이어 혹은 유령 전력이라 불리는 대기 전력은 모든 가전제품에서 전원 차단 상태 및 대기 상태에서 소모되는 전력을 기준으로 한다. 가전기기당 전형적인 전력 소모(1~25와트)는 작지만, 주거 및 상업적인 용도로 이용되는 수십억 개의 가전 기기가 몇 배로 되었을 때, 대기 소비는 세계 전력 소비 전체 합에 있어서 중요한 부분이 될 수 있다. 대기 전력 소비는 가정 내 전원 소비의 7~13%를 차지하고 있다고 연구 보고서가 있다.
대기전력 소비의 정의는 제품 분석에 따라 달라질 수 있지만, 대기 전력은 제품이 전혀 동작하지 않을 동안에 소비되는 최소 전력까지 포함된다. 시스템이 유휴 상태일 때 대기/절전 모드 상태, 혹은 전원 공급차단 상태로 될 수 있는 회로를 최대화 할 수 있도록 CPLD를 적용하는 사례가 증가되고 있다.
PLD를 이용한 클럭 게이팅
클럭 게이팅은 동기 회로에 이용되는 절전 기술 중의 하나이다. 절전을 위해 플립 플롭의 상태변화가 없도록 회로를 비활성화하거나, 클럭 트리를 간결화 하도록 회로에 클럭 게이팅 로직이 추가된다. 이는 스위칭 전력 소모를 제로에 가깝게 하며, 단지 누설 전류만 발생시킨다.
클럭 게이팅은 하드웨어가 동작 여부를 감지하도록 지시하고, 만일 동작이 필요 없을 경우에 주어진 클럭을 해제한다. 예를 들면, 브릿지 혹은 버스는 어플리케이션 프로세서가 필요할 때까지 자동적인 게이팅을 이용할 수 있다. 반면에 버스상에 있는 여러 주변 기기는 보드상에서 필요치 않을 경우에 차단된다.
저렴한 크리스탈 피어스 RC 회로와 결합된 CPLD는 자동적인 하드웨어 클럭 게이팅 방법을 제공할 수 있다. 그림 1 회로는 스마트폰과 같은 휴대용 기기에서 볼 수 있는 일반적인 클럭 32.768KHz RTC(real time clock)를 위한 구현 방법이다.
그림 1. 크리스탈 피어스 회로와 결합된 CPLD
크리스탈은 많은 어플리케이션에서 이용되는 저가이고 정밀한 클럭이다. 크리스탈은 30KHz에서 50MHz의 공진 주파수대를 이용하는 주파수에서 이용될 수 있다. 피어스 회로는 간단하고 저렴하기 때문에 크리스탈 구현에 권장되고 있다. 디자이너는 CL과 그림1 에서 보인 C1과 C2의 값을 규격을 이용하여 결정하고, 테스트를 통해 최종적인 값을 구할 수 있다. CLK_ENABLE (2:0)입력은 개별적인 DISTRIBUTED_CLK (2:0)의 소비 전력을 최소화 할 수 있도록 활성화 / 비활성화 할 수 있다.
시스템 대기 관리자로서의 PLD
대기전력을 줄이는 문제점을 해결할 수 있는 기술적인 솔루션의 하나는 부하가 없을 때, 비활성의 일부 구간 후 전원을 차단하고, 필요시에 즉시 복원하는 스마트 전자 스위치가 있다. PLD는 주요 프로세서가 시스템 이벤트를 감지를 위해 전원공급을 필요로 하는 시간을 최소화하고 대기 전력을 줄이는데 가장 인기 있는 어플리케이션 칩셋이다. 비활성화 된 셋톱박스(STB), 컴퓨터와 모니터, 프린터와 같은 컴퓨터 주변 기기에는 저전력 상태로 전환하거나 전원을 차단하는 전원 관리 특징이 있다.
Wake-On-LAN(WOL)은 네트워크 메시지에 따라 컴퓨터가 켜지는 이더넷 네트워킹 표준이다. 메시지는 일반적으로 로컬 지역 네트워크상의 다른 컴퓨터상에서 수행되는 간단한 프로그램에 의해 보내진다. 저가 IP-TV STB와 다기능 프린터(MFP)는 어플리케이션 프로세서가 절전 모드를 벗어날 수 있도록 인터럽트와 같은 이더넷 WOL을 이용하는 이상적인 기기들이다. 저전력 소비의 CPLD는 스마트 스위치가 프린터 혹은 STB 상에서 이더넷 트래픽을 감지할 수 있는 좋은 예이다.
STB 구조는 프로그램 업데이트 및 상위 본부에서 가입 소비자에게 컨텐츠가 지정된 유휴상태의 STB에 도착했을 때 "wake-up"할 수 있게 되어 있다. ispMACH4000ZE와 같은 저전력 CPLD는 언제나 네트워크상에서 해당 기기가 지정되었을 때 언제나 빠른 응답을 할 수 있을 뿐만 아니라 최소의 소비전력을 유지한다. LC4032ZE 디바이스와 같은 작은 디바이스의 정적 소비전력은 10마이크로 암페어 정도로 작다. 전통적인 낮은 스피드의 저가 마이크로 콘트롤러는 25MHz에서 동작하는 MII(media independent interface) 버스상의 입력 데이터를 신뢰성 있게 감지할 수 없기 때문에, 입력 프레임을 감지할 수 있는 빠른 CPLD가 요구된다. 고유의 MAC 어드레스는 자동화된 공장 프로그램 과정에서 스마트 스위치 CPLD에 프로그램 될 수 있다.
그림 2. CPLD 기반의 스마트 스위치가 결합된 IP-TV STB
PCB를 위한 전력 절감 기술
PCB상의누설 전류 경로로 인하여 배터리 드레인과 팬텀 전력소비가 발생하지만, 간단한 회로 기술로 이 부분을 보완하는데 도움이 된다. 예를 들면, 래티스가 자체적인 ispLEVER 4000ZE Pico 개발 킷트를 개발 했을 때, 보드가 동작하지 않을 경우에 매우 낮은 정적 전력 소모이어야 한다는 기준으로 개발되었다. 보드는 3V 배터리가 장착된 채 장기간 보드를 보관하는 FAE와 소비자들에 의해 이용될 수 있다.
어떠한 전류 누설 경로는 배터리 드레인을 피하기 위해 제거될 필요가 있다. Pico 보드는 필요시에 특정 전원 레일을 활성화는 경우에 있어서 다양한 클럭 게이팅 방법을 이용한다. 이러한 시나리오에서, 센서 증폭기는 CPLD가 측정을 요청했을 때에만 전원이 공급된다. 요청에 따라, CPLD는 ENA BLE 입력을 활성화 하고, 3.1V배터리 연결 지원과, 센서 회로에 전압을 가할 수 있도록 한다. 일단 데이터가 CPLD에 의해 취합되면, 활성화는 해제되고 센서의 전원은 차단된다.
그림 3. 보드 전원 레일 게이팅
PLD 전력 절감 설계 체크 리스트
주어진 프로그래머블 로직의 다양한 기능에는 PLD 자체가 소모하는 전력 소모를 최소화 할 수 있는 여러 가지 방법이 있다. 이 기술들로 I/O버퍼(Icco)와 내부 로직(Icc)에 의해 소비되는 동적 전류 소비를 절약할 수 있다.
입출력 전력 절감 방법
· I/O 스위칭을 피하기 위한 "mask"혹은 "guard"를 활성화 한다. PLD의 이러한 기능 예로 ispLEVER 4000ZE에는 디자인과 관련이 없는 입력의 I/O 버퍼 입력들을 선택적으로 비활성화하는 "Power Guard"가 있다.
·Vilmax와 Vihmin간의 시간차를 제약할 수 있는 fast slew를 이용한다. 빠른 에지 레이트는 SSO 노이즈와 반사를 증가시킨다.
·I/O 전압을 낮춘다.
·I/O 풀업 / 풀다운의 충돌을 피한다.
로직 전력 소비를 줄이는 방법
·로직 동작 주파수를 낮춘다. 로직이 빠른 클럭 도메인에서 동작이 필요한가를 검토해야 한다.
·로직이 사용되지 않을 때 저전력으로 될 수 있도록 대기상태 콘트롤러를 포함해야 한다.
·소프트웨어 최적화 설정을 이용하여 디자인을 스피드가 아닌, 영역 선택을 하여 작게 한다.
·데이터 쉬트에서 제공하는 전압만큼 줄여라.
결론
낮은 소비 전력의 PLD는 이상적인 "wake" 칩셋의 스마트 스위치로서 다양한 기능을 제공하고, 저가 크리스탈과 결합하여 게이트 클럭 네트워크를 제공할 수 있다. PLD는 전자 제품에서 시스템 전력 소비를 줄이는데 도움이 될 수 있도록 가치 있는 도구로서 증명되어왔다. 더 엄격해진 정부의 전력 소비 규정이 적용됨에 따라, 대기 전류 소모는 디자인에 있어서 중요한 부분으로 고려해야 될 사항이 되고 있다.
회원가입 후 이용바랍니다.
개의 댓글
댓글 정렬
BEST댓글
BEST 댓글
답글과 추천수를 합산하여 자동으로 노출됩니다.
댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
그래도 삭제하시겠습니까?
댓글수정
댓글 수정은 작성 후 1분내에만 가능합니다.
내 댓글 모음