페어차일드
전력 스위치를 통한 고효율 달성 방법
일반적으로 고주파수 동작을 통해 SMPS(switch mode power supply)에 소형 수동 컴포넌트를 사용할 수 있지만, 이것은 하드 스위칭 모드에서 스위칭 손실을 증가시키는 원인이 된다. 높은 스위칭 주파수에서 스위칭 손실을 줄이기 위해서 많은 소프트 스위칭 기법들이 개발되어 왔다. 이들 중에서 부하 공진(load resonant) 기법과 제로 전압 변환(zero voltage transition) 기법이 폭넓게 사용되고 있다. 부하 공진 기법은 전체 스위칭 기간 동안에 커패시터와 인덕터의 공진 특성을 사용하며, 이것은 스위칭 주파수가 입력 전압과 부하 전류에 따라 변화하는 원인이 된다.
자료 제공: 페어차일드(www.fairchildsemi.com/kr)
스위칭 주파수의 변화, 즉 PFM(pulse frequency modulation)은 설계자들이 입력 필터를 포함하는 SMPS를 설계하는 것을 어렵게 만든다. 필터링을 위한 출력 인덕터가 없기 때문에 출력-정류 다이오드를 통과하는 클램핑 전압을 통해 설계자들은 낮은 전압 등급의 다이오드를 선택할 수 있다. 하지만, 출력 인덕터가 없어서 부하 전류가 증가할 때 출력 커패시터의 부담이 증가하기 때문에 부하 공진 기법은 높은 출력 전류와 낮은 출력 전압 특성을 가진 애플리케이션에는 적합하지 않다. 반면, 제로 전압 변환 기법은 스위치가 턴-온 또는 턴-오프로 변환하는 동안의 기생 컴포넌트들 사이의 공진 특성을 이용한다. 이들 기법의 장점 중 하나는 주트랜스포머의 누설 인덕턴스, 스위치의 출력 커패시턴스 등과 같은 기생 컴포넌트들을 사용한다는 것이다. 따라서 소프트 스위칭을 달성하기 위해 보다 많은 외부 부품을 추가할 필요가 없다. 뿐만 아니라, 이러한 기법들은 고정 스위칭 주파수와 함께 PWM(pulse width modulation)을 사용한다. 따라서 이들 기법은 부하 공진 기법보다 이해하고 분석하고 설계하는 것이 보다 쉽다.
간단한 구성과 ZVS(zero voltage switching) 특성들로 인해 비대칭 PWM 하프-브리지 컨버터는 제로 전압 변환 기법을 사용하는 가장 일반적인 토폴로지 중 하나이다. 뿐만 아니라 LLC 컨버터와 같은 부하 고인 토폴로지와 비교되는 출력 인덕터로 인해 출력 전류의 리플 컴포넌트가 알맞은 출력 커패시터를 통해 처리될 수 있을 만큼 작아진다. 출력 인덕터를 분석하고 설계하고 확보하는 것이 간편하기 때문에 이것은 고출력 전류와 저출력 전압 특성을 가진 애플리케이션에 일반적으로 사용된다. 다이오드 손실 대신에 저항 손실로서 도전 손실을 확보할 수 있기 때문에 출력 전류를 보다 많이 처리하기 위해서 2차측의 동기식 정류기가 광범위하게 사용된다. LLC 컨버터보다 비대칭 PWM 하프-브리지를 위한 동기식 정류기용 드라이버를 구현하는 것 훨씬 더 쉽다. 뿐만 아니라, 출력 전류가 높은 경우 전류 배율기(current doubler)가 주트랜스포머의 활용을 증대시킬 수 있는 일반적인 솔루션이다.
이 글에서는 전류 배율기(current doubler)와 동기식 정류기를 통합한 비대칭 PWM 하프-브리지 컨버터의 일반적인 특징들을 설명할 것이다. 뿐만 아니라, 비동기식-제어 토폴로지를 위해 전력 스위치를 사용한 사례를 몇 가지 실험 결과들과 함께 제시할 것이다.
- 전류 배율기와 동기식 정류기를 통합한 비대칭 PWM 하프-브리지 컨버터의 장점
저출력 전압 및 고출력 전류 애플리케이션의 경우, 전류 배율기가 폭넓게 사용되고 있다.
- 제안된 컨버터의 동작 원리
그림 2를 보면서 모드 2, 전력 공급 모드를 살펴보자. S1은 턴-온되면 Vin-VCb가 트래스포머의 1차측에 인가된다. 자화 전류 im는 (Vin-VCb)/Lm 의 기울기에 따라 증가한다. SR2가 턴-오프되기 때문에 LO1의 전류의 기울기는 (Vin-VCb)/n으로부터 출력 전압을 빼면 결정된다. 반면, LO2의 전류는 SR1을 통해 환류(free-wheeling)하는 -VO/LO2의 기울기에 따라 감소한다. 2개의 출력 인덕터가 부하 전류를 공유하기 때문에 SR1이 전체 부하 전류를 전달한다.
S1가 턴-오프되면 모드 3이 시작된다. S2의 출력 커패시턴스가 방전됨에 따라 vT1 역시 감소한다. S2의 출력 커패시턴스가 VCb와 같아질 때 최종적으로 이것은 0이 된다. 이와 동시에 SR2의 역바이어스 전압이 제거되기 때문에 SR2의 바디 다이오드는 턴-온된다. 다음으로 이 모드에서 모든 SRs가 턴-온된다. S2의 출력 커패시턴스가 완전히 방전되고 S1의 출력 커패시턴스가 완전히 충전된 후에 S2의 바디 다이오드가 턴-온된다. 모든 SRs가 턴-온되면, iLO1와 iLO2는 각각 -VO/LO1와 -VO/LO2의 기울기에 따라 환류하고, vT1과 vT2은 0이 된다. VCb은 누설 인덕턴스에만 인가되기 때문에 이것은 1차 전류의 극성을 급속히 충전하게 한다. S2의 바디 다이오드가 전도된 후 S2가 턴-온될 때 S2의 ZVS 조건이 달성된다. 이 모드의 지속 시간은 다음 식으로 구할 수 있다.
(1)
모드 4, 다른 전력 공급 모드는 SRs 사이의 정류가 완료되면 시작된다. 트랜스포머의 1차측에 인가된 전압이 -VCb이기 때문에 자화 전류는 -VCb/Lm의 기울기에 따라 감소하며 iLO2의 기울기는 (VCb/n-VO)/LO2이다. 다른 인덕터 전류는 SR2를 통해 환류한다. 그림 2에 나타낸 바와 같이 역위상(out-of-phase)으로 인해 각 출력 인덕터에 대한 큰 리플들이 제거된다. 그러므로 중앙-탭 또는 브리지 정류 구성과 비교해 작은 인덕터 2개를 전류 배율기 구성에 사용할 수 있다.
S2가 턴-오프되면, 모드 1이 다른 재생 모드로서 시작된다. 모드 1의 동작 원리는 ZVS 조건을 제외하면 모드 3과 거의 동일하다. 모드 1에서, S1의 출력 커패시턴스 전압이 Vin-VCb와 같아지는 순간에 vT1은 0이 된다. 이 순간 이전에는 출력 인덕터 LO2 의 부하 전류는 트랜스포머의 1차측으로 반사되어 스위치의 ZVS 조건이 충족될 수 있도록 해준다. 반면, 이 순간 이후에 누설 인덕터에 저장된 에너지는 스위치의 출력 커패시턴스를 방전하고 충전해야만 한다. 따라서 Vin-VCb이 일반적으로 VCb보다 더 높기 때문에 S1의 ZVS 조건이 S1보다 더 어렵다. 이것을 제외한 다른 사항들은 모드 3과 동일한 방법으로 분석될 수 있다. 모드 1의 지속 시간은 다음 식으로 구할 수 있다.
(2)
세부 출력 전압은 식 (1)과 (2)를 통해 다음과 같이 계산된다:
(3)
여기서 VSR은 전력 공급 모드에서 SR로서 MOSFET을 통과하는 전압이다.
im의 dc 및 리플 컴포넌트는 다음과 같이 구할 수 있다:
(4)
(5)
여기서 ILO1와 ILO2은 출력 인덕터 전류의 dc 컴포넌트이다.
- 설계 예제 및 실험 결과
목표 시스템은 12V의 출력 전압과 30A의 출력 부하 전류를 가진 PC 전력공급기이다. 일반적으로 입력이 PFC(power factor correction) 회로로부터 제공되기 때문에 입력 전압 범위가 넓지는 않다. 목표 사양은 다음과 같다.
-공칭 입력 전압: 390Vdc
-입력 전압 범위: 370Vdc ~ 410Vdc
-출력 전압: 12V
-출력 전류: 30A
-스위칭 주파수: 100kHz
그림 3은 레퍼런스 설계의 전체 구조를 나타낸 것이다. 트랜스포머의 전기적 특성을 표 1에 나타내었다.
그림 4와 그림 5는 공칭 입력과 전체 부하 조건에 대한 컨버터의 실험 파형을 나타낸 것이다. 게이트 신호 S1, 주트랜스포머를 통과하는 1차측 및 2차측 전압, 1차 전류를 그림 4에 나타내었다. 이러한 파형들이 ZVS 동작을 포함하여 이론적인 분석과 정확하게 일치한다는 것에 주목해야 한다. 출력 인덕터 전류와 SR의 전류를 그림 5에 나타내었다. 듀티비(duty ratio)와 기생 컴포넌트들로 인해 출력 인덕터 전류는 불균형 상태이며, 이것은 평균 자화 전류가 중앙-탭 구성보다 작다는 것을 의미한다.[1]
다양한 부하 조건에서의 ZVS 동작을 그림 6에 나타내었다. 하측 스위치의 드레인 전압과 게이트 신호를 나타내었다. 컨버터는 최하 30%의 부하 조건에서도 ZVS 동작을 나타낸다.
컨버터의 효율을 그림 7에 나타내었다. 20%, 50%, 100%의 등급별 부하 조건에서 효율 측정 결과는 각각 93.7%, 94.6%, 93.1%였다. 이것은 최저 성능을 나타낸 것이며, 잘 설계된 PFC와 dc-dc단을 통해 85 PLUS 프로그램을 달성할 수 있다.
참고문헌
[1] Hong Mao, Songquan Deng, Yangyang wen, and Issa Batarseh, "Unified steady-state model and DC analysis of half-bridge DC-DC converters with current doubler rectifier," APEC '04. Nineteenth Annual IEEE, Vol. 2, 2004, pp. 786-791
[2] Yu-Chieh Hung, Fu-San Shyu, Chih Jung Lin, and Yen-Shin Lai, "Design and implementation of symmetrical half-bridge DC-DC converter", The Fifth International Conference on PEDS 2003. Vol. 1, Nov. 2003 pp. 338-342
[3] Panov, Y. and Jovanovic, M.M., "Design and performance evaluation of low-voltage/high-current DC/DC on-board modules," IEEE Transactions on Power Electronics, Vol. 16, Issue 1, Jan. 2001 pp. 26-33
회원가입 후 이용바랍니다.
개의 댓글
댓글 정렬
BEST댓글
BEST 댓글
답글과 추천수를 합산하여 자동으로 노출됩니다.
댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
그래도 삭제하시겠습니까?
댓글수정
댓글 수정은 작성 후 1분내에만 가능합니다.
내 댓글 모음