자일링스(www.xilinx.com)는 65nm 버텍스-5(Virtex-5) FPGA 제품군을 위한 PCI Express®, 기가비트 이더넷, XAUI 프로토콜 팩을 공급한다고 밝혔다. 또한 SONET OC-48/SDH STM-16과 CPRI(Common Public Radio Interface)를 위한 프로토콜 고유의 특성화 리포트도 발표했다.각각의 표준 프로토콜 팩은 프로토콜 전용 물리층 특성화 리포트와 상호운용성 및 호환성 리포트, IP(Intellectual Property) 코어 및 문서 등을 포함하고 있어 표준화된 고속 시리얼 프로토콜을 버텍스-5(Virtex™-5) FPGA에 보다 효율적으로 구현할 수 있는 것은 물론 설계 위험성을 줄여준다.현재 버텍스-5 제품군은 15개 중 12번째 디바이스가 공급되고 있으며, 이번에 발표된 프로토콜 팩은 고객들이 보다 빠르게 적용할 수 있도록 제공되고 있다. 자일링스의 어드벤스드 프로덕트 사업부의 부사장이자 총괄 매니저인 스티브 더글라스(Steve Douglass)는 “고속 시리얼 I/O 프로토콜 채택이 점점 증가함에 따라 저전력 RocketIO GTP 트랜시버가 탑재된 버텍스-5 LXT와 SXT 디바이스가 다양한 애플리케이션 분야에 빠르게 확산되고 있다”고 말하고 “자일링스는 공정 전압과 온도 등을 비롯해 프로토콜 고유의 디바이스 특성화 정보를 제공함으로써 위험요소를 줄이고 더욱 신속하게 설계를 완성할 수 있도록 할 뿐만 아니라 FPGA 비즈니스에 있어서도 엄청난 도약을 달성했다”고 밝혔다.버텍스-5 LXT 샘플은 지난 2006년 5월부터 공급되고 있으며, 현재 공급되고 있는 모든 버텍스-5 디바이스의 핵심 트랜시버 성능 스펙(전송 지터 생성 및 지터 톨러런스 등) 및 호환성 테스트 수트, 정밀한 테스트 프로그램 등을 위한 PVT (Process corners, Voltage and Temperature) 전반에 걸친 특성화 작업이 완료되었으며, 써드 파티 디바이스를 이용한 유저 애플리케이션에서 예측 가능한 성능을 구현할 수 있도록 한다.버텍스-5 디바이스에 내장된 RocketIO™ GTP 트랜시버는 수많은 프로토콜을 지원하고 있으며, 프로토콜 고유의 특성화 정보를 통해 사용자들은 10배까지 디자인 사이클을 단축할 수 있다. 이와 같은 획기적인 성과를 달성하기 위해, 자일링스는 먼저 멀티플 프로토콜의 공통 부분들을 테스트한 다음 프로토콜 각각의 특정 요구조건에 대한 테스트를 실행하는 레이어드 특성화 기법을 채택했다.프로토콜 특성화 작업과 함께 각 프로토콜 팩은 솔루션의 상호운용성 인증 데이터(디바이스, PHY 및 링크 레이어를 포함한 하드 및 소프트 IP)를 제공하며, 표준화된 스펙과 호환성을 보장한다. 자일링스는 호환성을 유지하기 위해 표준 인증 이벤트에 적극 참여하고 있다.
회원가입 후 이용바랍니다.
개의 댓글
0 / 400
댓글 정렬
BEST댓글
BEST 댓글 답글과 추천수를 합산하여 자동으로 노출됩니다.
댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글수정
댓글 수정은 작성 후 1분내에만 가능합니다.
/ 400
내 댓글 모음
저작권자 © 테크월드뉴스 무단전재 및 재배포 금지