차세대 디스플레이 FED의 기술현황 및 전망

점차적으로 가볍고 얇은 디스플레이로 바뀌어 가고 있는 추세이기는 하나, 현재 정보 표시 매개체의 대부분은 여전히 CRT (Cathode Ray Tube)가 자리 잡고 있다. CRT는 성능은 우수하지만 대화면화 될수록 부피와 무게가 증가되고 고전압, 고소비전력 등의 문제가 있다. 따라서 기존의 CRT를 대체할 수 있는 가볍고 얇은 평판 디스플레이 장치의 개발이 절실히 필요하게 되었다.현재 개발 혹은 생산중인 평판 디스플레이로는 액정 디스플레이(Liquid Crystal Display, LCD), 전계 발광 디스플레이(Electro-Luminescent Display, ELD), 플라즈마 디스플레이(Plasma Display Panel, PDP), 전계 방출 디스플레이(Field Emission Display, FED), 형광 표시관(Vacuum Fluorescent Display, VFD), OLED(Organic Light Emitting Diodes) 등이 있다. 이들 중 이미 상용화된 LCD, PDP와 더불어 우수한 특성을 바탕으로 한 FED가 정보통신용 평판 디스플레이의 유망주로 떠오르고 있다.FED는 CRT 기술과 기존의 평판 디스플레이 기술의 가장 우수한 면을 결합하고자 시도된 기술로서, 동작원리는 기존의 CRT와 유사하다. 단지 차이가 나는 것은 기존 CRT가 필라멘트를 가열하여 열 전자를 방출하는데 반해, FED에서는 금속 또는 반도체로 만들어진 뾰족한 에미터 팁(Emitter Tip)에 강한 전계를 인가하여 전자를 방출시킨다는 점이다. 또한 에미터와 형광체 스크린간 거리가 수백 μm 정도에 불과하므로 평판형으로 만들 수 있을 뿐만 아니라 CRT의 우수한 표시 특성을 그대로 살릴 수 있는 장점을 가진다(그림 1).정보통신 기술의 발달과 더불어 다양화되는 정보 표시 매개체 즉, 디스플레이의 수요는 더욱 증가되고 있으며 사용 환경에 따라 요구되는 디스플레이 또한 다양해 지고 있다. 표 1은 여러 가지 평판 디스플레이 소자를 사용자 측면에서 분류한 것이며, 이로 미루어 보아 각각의 디스플레이 소자들은 장점을 이용하여 여러 응용분야에서 사용 되며 앞으로 디스플레이의 다양화 시대를 맞게 될 것으로 예상된다.현재의 대중적인 정보 표시 매개체로 사용되는 CRT 방식은 무게가 무겁고, 부피가 크며 전력소모가 많을 뿐 아니라 대면적화가 어렵다는 단점이 있어 향후 고도 정보화 시대의 여러 가지 정보 표시 매개체로 활용하기에는 부적합하다. 따라서 이를 대체할 수 있는 무게가 가볍고, 부피가 작고, 전력소모가 적으며 대면적화가 가능한 새로운 평판 디스플레이(Flat Panel Display)의 개발이 요구되고 있다. 또한 이에 대한 연구개발이 활발히 진행되고 있다. FED는 고해상도, 고속응답 특성, 넓은 시야각 등 정보통신 단말기용 디스플레이 소자로서의 장점을 모두 갖추고 있으나 현재는 기술 개발의 초기 단계에 있다. 향후 고진공 기술과 같은 문제점들이 해결될 경우, PDA(Personal Digital Assistants), Camcorder view finder 등이 소형의 디스플레이를 비롯해 노트북 PC, 멀티미디어, HDTV 등 LCD 시장의 상당 부분을 급격히 대체할 것으로 전망되며, 앞으로 차세대 평판 디스플레이 기술로서 크게 각광 받을 것이다.구동 원리그림 2는 FED의 기본 구조를 나타낸 그림이며, 동작원리는 다음과 같다. 게이트와 캐소드의 양단에 일정한 고전압이 인가되면 게이트와 팁의 첨점 사이에 강한 전계가 형성되고 그 전계가 임계값을 넘으면 팁의 첨점 부분에서 진공으로 전자가 방출된다. 방출된 전자들은 진공을 통과해서 게이트 보다 높은 고전압이 인가되어 있는 아노드 쪽으로 가속된다. 가속된 전자는 아노드 전극판에 얇게 도포돼 있는 형광물질(Phosphor)과 충돌하여 빛을 발생시킨다.FED는 음극으로부터 방출되는 전자가 진공 중에서 가속되어 형광체에 부딪혀 음극선 발광(Cathodoluminescence)을 일으킨다는 점에서 기존의 CRT와 매우 유사하다. 그러나 이때의 전자는 CRT에서의 열전자가 아닌 X-Y의 매트릭스로 구성된 미세 팁으로부터 전계 방출에 의하여 나오는 냉전자이다. 이 방식은 그림 3에 나타낸 전계 방출에 대한 기본 개념도에서 보는 바와 같이 진공 중에 있는 금속 표면에 0.5V/Å이상의 전기장이 걸릴 때 금속 표면으로부터 전자가 양자적인 터널링에 의하여 밖으로 튀어 나오게 된다. 이러한 전자의 터널링은 다음 식 (1)의 Fowler Nordheim 식으로 간단히 표현할 수 있다.J = A(βV2exp(-BΦ3/2/βV)-------------------식(1)여기서 J = Electron Current Density V = 금속 표면에 인가된 전기장 Φ = 금속의 Work Function A, B = 상수 β = Field Enhancement Factor - Electrode 간격, Tip sharpness이 식에서 나타난 것과 같이 전계 방출에 요구되는 전압을 낮추기 위해서는 에미터 팁의 Work Function을 줄이는 것이 가장 중요하기 때문에 팁의 반경을 줄여 뾰족하게 하고, 전극간의 간격을 줄이기 위해 노력하고 있다.핵심 기술팁의 형태는 고효율의 저전압 전자방출이 가능한 구조와 대면적으로 균일하고 재현성이 높아야 하는 조건을 가지고 있다. 실리콘 팁은 기존 반도체 제조장비를 활용하여 개발을 할 수 있으며 팁의 구조 조절이 용이하고, 균일성이 우수한 장점이 있다. 반면에 불안정한 방출전류, 팁의 파괴 우려, 산화막 존재, 패널 크기가 제한되는 단점이 있다. 그림 4는 실리콘 팁의 제조공정 및 소자 모양이다.이러한 실리콘 팁의 단점을 보완하기 위해 금속 팁을 제작하려는 노력이 계속되고 있다. 금속 팁은 실리콘 팁에 비해 전자방출 효율이 높고 팁의 수명이 길고, 대면적의 평판 디스플레이를 만들기 위한 유리판상의 공정이 가능한 장점이 있다. 그림 5는 금속 팁 제조 공정도이다.FED용 팁의 물질로 기존의 실리콘이나 금속 이외에 다이아본드 또는 DLC(Diamond Like Carbon) 등 낮은 일함수를 갖는 재료를 사용해 공정이 어려운 뾰쪽한 팁을 만들지 않고도 방출전류를 극대화 할 수 있는 방법을 모색하고 있다. 팁형 전자 방출원의 경우, 게이트 홀의 직경을 줄임으로써 저전압 구동, 화소 내 전자 방출원 수의 증가, 방출 전류의 증가 등의 효과를 볼 수 있으며, 이를 위해 고품위 게이트 절연막의 형성, 팁의 종횡비 증가, 새로운 리소그래피 공정의 적용 등의 노력이 이루어지고 있다. 리소그래피에 과정은 홀로그래픽이나 전자선 묘사 등을 통해 서브 마이크론 직경을 갖는 게이트 홀이 얻어지고는 있으나, 유리 기판의 표면 거칠기, 패턴의 원형성, 생산성 등이 패널의 크기를 20인치급으로 증가시키는 과정에서 큰 제약으로 작용하고 있다.또한 고전압 FED의 경우 팁과 양극간의 거리가 1mm 이상이 돼 전자선이 퍼지는 현상이 발생하는데(이는 색 순도의 저하, 대조비 감소, 분해능 감소의 원인이 됨), 이를 방지하기 위해 별도의 초점 조절용 전극을 설치하는 점도 고려돼야 한다. 이 외에도 팁 형 전자 방출원에서 나타나는 소자의 손상 기구들을 살펴보면, 방출원과 분위기 기체와의 화학적인 반응, 이온들에 의한 방출원의 역 스퍼터링, 팁 과열로 인한 손상, 방출원과 게이트간의 아킹에 따른 의한 팁과 게이트의 파괴, 게이트 절연막의 전기적 항복(특히 시간 종속성 항복), 과전류 등으로 인한 양극의 손상(Out-Gassing) 등을 들 수 있다.평면형에 속하는 탄소 계열 박막의 경우, 일함수가 낮고, 물리-화학적으로 안정하고, 열 전도도가 크다는 등의 장점이 있으나, 전자 방출 영역이 정확히 정의되지 않으며 조절 전극인 게이트가 있는 3극 구조를 만들기가 용이하지 않다는 한계가 있다. 하지만 최근 연구 개발이 활발한 탄소 나노 튜브의 경우 전계 방출 성능을 향상시킬 수 있는 두 인자, 즉 이상적인 구조와 낮은 일함수를 가진다는 특징으로 인해 이를 이용한 FED 개발이 가속화되고 있다. FED와 같은 저속 전자선용 형광체의 기본적 요구사항은 표면에서 대전 현상이 일어나지 않도록 전도성이 있어야 하고, 1차 전자선의 침투 깊이가 1nm 이하(＠ 100V)가 되므로 표면 결함이나 가스 흡착이 되지 않고 표면 근방에서 발광 효율이 높아야 한다. 또한 발광의 문턱전압이 낮아야 하고, 전압 증가에 따른 휘도 포화가 없어야 하며, 필라멘트와 상호작용해 형광체 및 필라멘트가 변질되지 않아야 한다.고전압 FED의 경우, 주로 3,000~7,000V 이상의 전압에서 동작하는데, 이는 CRT가 사용하는 30kV에 비해서는 낮은 값이지만, 매우 좁은 간격을 갖는 FED의 내부 구조를 고려할 때 높은 전압에 해당한다고 볼 수 있다. 이때 사용되는 고전압 형광체 기술은 이미 상당 부분 확립되어 있다. 효율이 높고, 수명이 길고, 색 순도가 우수하며, 공급 업체들이 많다는 점으로 인해 FED 업체들이 신속한 결과 도출을 위해 선호하고 있다. 또한, 고전압 형광체를 이용하면 형광체 상에 알루미늄 박막의 활용이 가능하다. 이는 후면으로 반사되는 빛을 반사하는 역할, 형광체 분말 등이 이탈되어 팁을 오염시키는 것을 방지하는 역할, 형광체에 전체적으로 균등한 전위가 인가되도록 하며 발생된 전자들을 흡수하는 역할 등을 수행한다. 반면에, 양극과 음극간의 간격에 해당하는 1mm 정도의 거리에 고전압이 인가되므로 진공을 비롯하여 스페이서의 전기적 충격, 전극들간의 항복 현상 등이 발생할 위험인 높고, 양극 표면에서 2차 전자가 발생하여 내부 기체들을 이온화 시킴으로써 팁과 절연막 등을 손상시킬 수 있기 때문에 이러한 현상들을 방지 할 수 있도록 내부 구조가 복잡해지는 문제가 있다. 그리고 전기적 항복을 방지 하기 위해 음극과 양극간에 일정 거리(5kV일 때 1.2mm 이상)가 요구됨으로써 야기되는 빔의 퍼짐 현상을 방지하기 위한 초점 조절 전극, 상판과 하판을 지지하기 위해 큰 종횡비를 갖는 내부 지지 구조(스페이서)가 필요하게 된다(그림 6).저전압 형광체 기술은 에미터 팁들이 배열된 패널(Cathode)과 형광체 패널(Anode) 사이의 거리가 불과 수백 μm 정도로 매우 가깝다. 따라서 방출 전자들의 가속 거리 및 시간이 매우 짧으며 캐소드와 아노드의 두 패널 사이에서 400V 정도의 가속전압에서 발광이 가능한 저전압 형광체의 개발이 절실히 요구되는 것이다.FED 진공 패키징의 핵심 요소기술은 스페이서(Spacer) 기술, 정렬 및 실링 기술, 고진공 배기 기술, 팁-오프(Tip-Off) 기술, 게터(Getter) 기술, 잔류 가스 분석 및 패널 내부 진공도 측정 기술로 나눌 수 있다. FED는 기존의 CRT 형광체에 비하여 보다 높은 수준의 진공도(10-6Torr 이하)를 요구하고 방출원이 금속 또는 실리콘의 미세 가공 팁이므로 고 진공으로 인한 자체 증발, 전자 충돌에 의한 증발에 의한 오염과 진공내의 잔류 불순물 가스들과의 상호 반응 등이 크게 문제가 된다. 따라서 형광체 층이 원상태를 보전하기 위하여 전도성이 높고, 물리적, 화학적인 특성이 매우 우수하고 안정한 형광체 개발이 향후 FED의 상품화 방향을 가늠한다고 하겠다.위에서 언급한 것처럼 FED는 진공도가 10-6Torr 정도에서 동작하므로 제작된 어레이가 진공 속에서 잘 동작할 수 있도록 하는 진공 실링(vacuum sealing) 기술이 중요하다. 패널 내부를 진공으로 유지시킴으로써 전자의 평균 자유 행정을 증가시키고, 팁과 형광체가 손상되거나 전자선의 궤적이 변화하는 것을 방지하여 디스플레이의 동작성능과 수명을 높일 수 있다(그림 7).또한, 실링 재료들이 이동하거나 소자를 오염시키지 않아야 하고, 상부 및 하부 기판들과 친화성이 있어 응력 등을 발생시키지 않아야 한다. 제작과정에서도 가능한 저온 공정, 캐소드판과 아노드판간의 정렬 및 유지, 짧은 패키징 시간이 생산성을 높일 수 있는 중요한 요인으로 작용한다. 아울러, 프릿 실링이 차지하는 영역이 가능한 줄여 화면 영역을 최대한으로 높일 수 있어야 하며, 진공 패키징 후에 고전압에 견딜 수 있어야 한다.FED의 동작 중 내부에서는 아크 방전보다 코로나 방전이 많이 일어나는데, 코로나 방전으로부터 팁을 보호하려면 FED 패널을 고진공으로 유지해야 하고, 또한 잔류 가스가 미세 홀 내에 있을 때 방전의 원인이 되므로 최대한의 잔류 가스를 줄여주어야 한다. 이를 위해서 우선 배기 시 패널 내 물질의 Degassing이 확실히 돼야 하고, Degassing은 최소 400℃ 이상의 온도에서 이루어 져야 한다. 이때 고온에서 유리가 비틀리거나 깨질 수가 있고 이로 인하여 전극이 파손될 수도 있으므로 주의해야 한다.그림 8과 같이 스페이서는 FED 패널의 수백 μm~수 mm에 이르는 진공 간격(Vacuum Gap)을 일정한 폭으로 유지하고, 외부의 대기 압력에 의하여 진공 상태에 있는 아노드 전면(Face Plate)과 캐소드 후면(Base Plate)이 붕괴되는 것을 방지하며, 소자 동작 시 화소들간의 상호 간섭 현상인 크로스 토크(Cross-talk)를 방지하는 역할을 한다.이러한 스페이서들은 아노드 기판 내의 블랙 매트릭스 내에 위치해 외부로부터 관찰되지 않아야 하며(50~100μm의 폭, 25:1 이상의 종횡비) 물리-화학적인 내구성이 있어야 한다. 또한, 형광체와의 반응성 및 누설 전류가 적어야 하고, 캐소드-아노드간의 절연이 유지되는 범위 내에서 표면 전도성이 있어 전하 축적이 방지되어야 하며, 전기적 항복이 일어나지 않도록 2차 전자의 발생이 적어야 한다. 이러한 조건을 충족시킬 수 있도록 다양한 재료 및 구조물들이 스페이서로서 개발되고 있으며, 대표적인 것들로는 유리 프릿(Glass Frit), 폴리이미드(Polyimide), 감광성 유리(Photo-Sensitive Glass), 유리 구조물(Cross, Pillar, Rib, Ball), 세라믹 구조물, 그리고 광 파이버(Optical Fiber) 등이 있다(그림 9).게터는(Getter) 화학적 진공펌프(Chemical Vacuum Pump)에 해당하는 것으로서, 기체 분자들과 반응할 수 있는 재료로 FED 패널을 밀봉하기 전, 내부의 배기 및 봉입 후 활성화시켜 잔류 기체들을 화학적으로 흡착해 진공도를 향상시키는 역할을 한다(그림 10).게터는 표 2에서와 같이 증발성 게터(Evaporable Getter, EG)와 비증발성 게터(Non-Evaporable Getter, NEG)로 구분되며, FED의 경우 패널 내의 공간이 작기 때문에 주로 NEG가 사용된다.FED를 구동하는 방식은 수동방식(Passive addressing)과 능동방식(Active addressing)으로 나뉜다. 수동방식의 가장 간단한 방식은 게이트에 Row를 연결하고 아노드를 Column에 연결하는 구동방식이 있다.이 방법은 간단하지만 구동용 LSI를 설계 제작하는데 고전압 소자가 필요한 단점이 있다. 능동방식은 각 셀 마다 한 개의 트랜지스터를 게이트와 캐소드 사이에 위치시켜 DC 전압을 인가 하기 때문에 전반적으로 구동회로가 단순해지고 Gray Scale을 쉽게 실현할 수 있는 장점이 있다.연구개발현황삼성 SDI와 삼성종합기술원에서는 약 50~60명의 연구개발 인력이 FED의 제품화를 위해 노력했다. 최근 대면적 및 가격 경쟁력을 이유로, 몰리브덴 팁 형 FED에서 탄소 나노 튜브를 이용한 FED 쪽으로 방향을 선회했다. 삼성에서 2002년에 발표한 32인치급 3극형 CNT-FED는 후막 프린팅 공정에 의한 대화면, 저가격화를 특징으로 하고 있다. 제조공정은 유리 기판 상에 패터닝 된 하부 게이트의 형성, 후막 절연체 프린팅 및 소성, 습식 식각법에 의한 전기적 접촉창 형성, 스퍼터링에 의한 음극 박막 증착 및 패터닝, 스크린 프린팅에 의한 CNT 후막 형성 순으로 진행된다.삼성은 현재 30~40인치 칼라 패널을 개발 중이며, 이 규격은 구동 전압 100V 이하, 휘도 200Cd/㎡ 이상이 될 것으로 예상한다. 그림 12는 2006년 초 삼성 SDI에서 제작한 30인치 이상의 CNT(Carbon Nano Tube)-FED 디스플레이의 구동 모습을 나타낸다.LG전자 디스플레이 연구소와 LG-Philips Display의 경우, 저전력-저가격을 특징으로 하는 고유의 모델을 개발하고 있다. 특히 MIM 구조 및 CNT 전자 방출원과 레이저를 이용한 진공 패키징 등에 독창적인 아이디어를 가지고 있으며, 2002년 말 20인치 FED 제품을 개발한데 이어, 최근 24인치 이상 제품을 개발 완료, 제품 생산을 위한 시험라인 가동에 들어갈 예정이다.이 외에도 ETRI 등의 연구소, 서울대 등의 학교에서 FED 패널 수준의 연구 개발을 진행 중에 있으며, 특히 일진 나노텍, 고려대, 성균관대, 포항공대, 한양대, 등 다수의 탄소 나노 튜브 관련 기업이나 연구소, 학교들이 전계 방출과 관련된 연구 결과들을 발표하고 있다.PixTech는 프랑스의 연구소인 LETI로부터 16개의 주요 특허를 이전 받아 설립된 FED 전문회사 계측 및 의료기기용 5.2인치 단색 FED를 제품화 하고, 5.6인치 칼라 패널을 사용화를 추진중이다. 군수장비에 사용 가능한 12.1인치급 단색 및 칼라 FED 패널을 개발했다.Candescent는 아래 그림에서 보는 바와 같이 4.4인치, 5.3인치, 13.2인치(SVGA:Super Video Graphic Array)급을 순차적으로 발표했다. 단기 목표로 5.3~7인치급 FED 개발 및 생산을 계획 중이며, 장기적으로는 중대형 TV 시장을 겨냥하고 있다.기술적인 특징은 그림에서 보듯이 CRT의 개념에서 출발해 평면화를 지향하고 있으며, 특히 0.5m 이하의 극소형 전계 방출 음극, 초점 조절용 전극, CRT용 고전압 형광체의 적용, 높은 종횡비를 갖는 세라믹 스페이서, 고전압 FED용 조립 및 패키징 등에 기술적인 강점을 가지고 있다. 이 회사는 Sony, Kaga Electronic, Hynic 등과 협력 관계를 맺으면서 13.3인치 패널 시연, ThinCRT의 DVD player 응용 제시, 5.3인치급 QVGA(Quarter VGA) FED 적용 등을 발표했다.Canon은 1996년부터 후막 프린팅 및 잉크젯 공정을 기반으로 하여 저가의 대형SED(Sufer-conduction Electron-emitter Display)를 개발해 왔다. SCE를 음극으로 사용하여 두 개의 전극간에 형성된 얇은 틈으로부터 전자가 방출되어 양극을 향하게 되는 기술을 사용하여, 후막 공정의 적용과 리소그래피를 사용하지 않았다는 점을 경쟁력으로 내세우고 있다. 또한 Toshiba와 협력 체제를 통해 30~60인치급 이상의 중대형 디스플레이 시장 진입을 목표로 하고 있다(그림 14).이 외에도 Futaba의 금속 팁을 이용한 단색 FED 패널(a)과 Hitachi의 MIM 전자 방출원을 이용한 소형 FED 패널(b), Ise Electronics의 CNT FED(c), Matsushita의 BSD FED(d), Motorola의 금속팁 및 탄소 계열 전자 방출원을 이용한 FED(e) 등이 개발 중에 있다(그림 15).상용화 가능성 및 시장동향FED는 기술적으로 10인치 이하의 소형에서부터 40인치 이상의 대형 디스플레이까지 제작이 가능하며, 대형 벽걸이 TV 및 디지털 HDTV 등 과 같이 향후 급성장이 예상되는 20~40" TV 부분과, 군사용 디스플레이, 차량항법시스템(Car Navigation System) 및 텔레매틱스(Telematics) 단말기 등에서 큰 경쟁력을 가질 수 있다. 특히, CNS/ 텔레매틱스와 군사용 디스플레이의 경우 온도, 충격 등의 환경적 요인이 매우 중요하기 때문에 FED가 유망한 기술로 인식되고 있다.현재 FED는 우리나라가 기술적으로 세계의 선도적인 위치에 있기 때문에 앞으로 기술 및 시장 우위 확보가 가능하며, TV 응용에서의 FED 시장의 가능성은 약 54억 달러로 예상된다. 또한, 향후 방대한 시장으로 발전될 텔레매틱스 분야의 시장예측을 보면, 단말기 수요는 년 30%의 성장률이 예측된다. 이러한 상황으로 미루어 보아 단말기 가격에서 디스플레이 가격이 20~30%를 차지하고 있는 것을 감안하면 향후 CNS/ 텔레매틱스 분야는 FED의 유망 시장으로 예상된다. 경제산업성의 장래예측으로는 FED의 시장규모는 2010년에 500억 엔~2.4조 엔이 될 것이라는 견해가 있다.금속 팁을 이용한 FED 패널이 CRT와 같이 매우 우수한 표시 특성을 가지고 있으면서도 초기 디스플레이 시장에 진입하지 못한 가장 큰 이유는 패널의 안정성과 신뢰성, 제조 수율과 생산성을 확보하지 못했기 때문이다. 또한 고효율의 저 전압용 형광체 물질 부재로 인한 문제점 또한 지적되고 있다. 고전압용 FED 개발 및 전자총인 캐소드 기술은 초기의 원추형 금속 팁에서 CNT와 같은 나노 물질을 이용한 전자 방출원으로 발전되고 있지만, 아직까지 이상적인 삼극형 특성을 갖는 CNT 소자 부재 와 같은 여러 가지 기술적인 문제점을 가지고 있다. 표 4는 고전압 FED의 상용화를 지연시키는 중대한 임계문제점과 상용화에 필요한 요구사항을 정리한 것이다.이러한 FED가 가지는 문제점을 해결하기 위해서는 다음과 같은 기술 발전이 선행 돼야 한다.① FED 기술에서 캐소드는 가장 핵심적인 분야로, 저전압 어드레싱이 가능하면서 값싼 공정으로 대면적에 제작할 수 있는 박막형 또는 프린팅 가능한 캐소드 에미터 기술을 개발해야 한다. 대면적화, 신뢰성 면에서 Canon의 SCE가 가장 앞서 있으며, 나노 물질의 대표적인 CNT의 경우 대면적 화가 용이한 프린팅 기술이 유력할 것으로 예상 하고 있다.② 전계 에미터 캐소드의 어드레싱 전압은 FED의 구동 소비전력과 구동 IC 가격에 결정적인 영향을 미치므로 현재 사용되고 있는 LCD의 구동 IC를 그대로 사용할 수 있을 정도로 낮아야 한다. 이러한 CNT 캐소드의 문제점을 해결하기 위한 새로운 접근방법으로 CNT의 마이크로 불균일성(예를 들면, CNT의 굵기, 높이, 분포 차이에서 발생하는 전자방출의 불균일성 및 게이트 누설전류 등)을 매크로 구조로 해결할 수 있는 것을 생각할 수 있으며, 여기에 전자빔의 자기-집속효과를 가지도록 게이트 구조를 개발하면 CNT 캐소드의 문제점을 상당히 해결할 수 있을 것으로 본다.③ FED의 스페이서는 여타 평판 디스플레이 기술에서는 볼 수 없는 특별한 부품으로 현재 FED의 상용화에 지장을 초래하고 있는 문제점 중의 하나이다. 캐소드에서 나온 전자빔의 일부가 스페이서를 때리고, 전자빔을 맞은 스페이서에서는 2차 전자가 발생하게 되며, 이로 인해 애노드 부근의 스페이서는 양(plus)의 전하로 대전되어 스페이서와 이웃한 화소의 전자빔을 스페이서 방향으로 왜곡시켜 화질을 크게 떨어뜨린다. 이러한 스페이서 문제점에 대한 해결방법으로는 2차 전자 발생이 낮고 대전된 전하를 제거시킬 수 있을 정도의 전기 전도성을 갖는 스페이서 물질을 개발하는 것과 전자빔이 스페이서 쪽으로 가지 않도록 전자빔 제어를 완벽하게 할 수 있는 구조를 개발하는 것이다.④ 진공 패키징은 FED 패널 제조의 마지막 공정으로, 패널의 수명과 제조수율, 생산성에 크게 영향을 미치며, FED의 경쟁력을 확보하려면 진공 패키징의 수율과 생산성을 높여야 하는데, 현재 인-라인 진공-챔버 실링 공정이 유력한 기술로 개발 되고 있다.⑤ 저전압 형광체 개발은 FED의 문제점을 일시에 제거하면서 FED의 진정한 경쟁력을 가지게 할 수 있다. 저전압 형광체가 개발되면 전자빔 집속, 스페이서, 전기적 아킹에 의한 캐소드의 불안정성/신뢰성 문제를 일시에 제거할 수 있어 FED의 경쟁력을 결정적으로 향상시킬 수 있다. 그러나, 현재 저전압용으로 산화물 형광체가 많이 연구되고 있지만 아직 1,000V 정도의 가속 전압에서 발광 효율이 높고 열화 문제가 없는 형광체 물질을 개발하지 못하고 있는 실정이다.FED는 아직까지 상용화에 필요한 핵심 요소기술이 개발되지 않아 앞으로도 많은 기술변화가 예측 된다. 따라서 적극적인 기술동향 파악, 원천 핵심기술 개발, 지속적인 투자 등이 필요하고 이를 위해서 산.학.연 협동 연구가 긴밀히 요구된다. FED는 기존 CRT 기술의 형광체, 전자빔 제어, 진공 패키징 기술과 PDP의 후막 기술 및 진공 패키징 기술을 직간접적으로 활용할 수 있기 때문에, 이러한 상용화된 디스플레이의 시설, 장비, 공정 기술을 바탕으로 연구 개발을 진행하면 FED의 상용화를 앞당길 수 있을 것이다. 현재 국내외 FED 개발 업체의 접근방법을 살펴보면, 캐소드 기술을 각자의 독자적인 고유 기술로 채택하여 상용화를 진행하고 있다. 초기 금속 팁 캐소드의 한계를 극복할 수 있는 평면형 캐소드 기술로 전환되었으며, 특히 최근에는 탄소 나노 튜브와 같은 나노 물질을 기반으로 하는 나노 기술을 캐소드에 접목하여 FED 개발을 추진하고 있다. FED의 캐소드 기술은 향후 국가적으로 집중 투자하고자 하는 나노 기술을 기반으로 기존의 CNT 뿐만 아니라 저전압, 고전류 장수명의 나노 에미터 신물질 및 신구조 재료, 나노 재료 분산기술, 나노 에미터 구조 설계, 가공 및 공정 기술에 집중할 필요가 있고, 형광체 분야는 CRT 기반의 황화물계 형광체와 저전압 산화물계 형광체를 나노 입자화하는 기술로 접근 해야 될 것이다.

회원가입 후 이용바랍니다.

개의 댓글

회원로그인

작성자 비밀번호

댓글 내용입력

댓글 정렬

최신순 추천순 답글순

BEST댓글

BEST 댓글 답글과 추천수를 합산하여 자동으로 노출됩니다. 닫기

더보기

이혜원 (webmaster@techworld.co.kr)

기자의 다른기사 보기

저작권자 © 테크월드뉴스 무단전재 및 재배포 금지