반도체 패키징 기술 동향

표면실장용 부품 및 패키징 동향

반도체 패키지 기술이 진화하고 있다. 한정된 기판에 많은 반도체의 집적을 요구하는 기술 추세에 따라 MCP(Multi Chip Packaging), SiP(System In Package) 등의 고집적 패키지 기술이 확대되고 있다.모바일 기기에 부가 기능이 늘어날수록 메모리나 기타 칩의 부피도 증가할 수 밖에 없다. 이에 따라 여러 칩을 단품화시키거나 소형화시키는 패키지 기술의 중요성도 커지고 있다.현재의 패키지 시장에서 가장 많이 차지하는 패키지는 SOIC와 QFP 계열로서 전체 패키지 유니트의 50% 이상을 차지하고 있다. 그러나 몇 개의 칩들을 고층으로 쌓는 MCP 적층 패키지 기술이 SoC(System On Chip) 시장을 대체하고 있다. MCP 패키지 기술을 사용하면 개별 반도체를 장착하는 것에 비해 면적을 최대 4분의 1수준까지 줄이는 장점이 있다. 예를 들어 삼성전자가 개발한 10단 MCP 기술을 적용하면 11Gb 용량을 원 칩 형태로 집적할 수 있다.칩 패키지의 발전은 다양한 과정을 거쳤다. 먼저 PGA(pin grid array)에서 BGA(ball grid array)를 보자. 이 분야는 와이어 본딩을 기본으로 하고 있는 데 1mm 피치에 근거하여 이미 1000핀을 넘는 I/O 분야까지 적용되고 있다. 0.8mm 볼 피치를 적용하여 더 많은 I/O를 수용할 수 있을 것이다. 칩의 본드 패드가 주변부 위치에서 모든 면적으로 확대되고 있다. 플립 칩 분야에서 2000핀 가까운 I/O들이 칩상에 분포되어 있다. 전통적인 패키지 구조에서 CSP(chip scale package) 구조로 변화한 것도 눈여겨 볼 만하다. 기존의 패키지가 칩의 크기보다 보통 2배 이상이 되는 크기를 가지고 있기 때문에 보드 장착 면적이 커진다. 이 CSP의 개념을 도입하면 약 1.2 배정도 이하로 낮출 수 있다.단일 칩 패키지에서 MCP로 가는 과정은 혁신적이다. 단일 칩 패키지와 같은 크기의 라미네이트 기판을 사용하여 몇 개의 칩(위쪽으로 쌓는 적층 칩을 포함하여)과 수동 소자들을 함께 하나의 패키지로 만들 수 있다. 패키지된 칩에서 FCDCA(flip chip direct chip attach)로 진화하기도 한다. 무선 응용분야에서와 같이 작은 보드 위에 칩 자체와 여타의 능동, 수동 소자들을 장착시키고 기존 패키지 공정을 생략한 분야이다.MEMS 기술과 SiP마지막으로 기계적인 드릴 비아에서 광 인쇄 방법에 의한 미세 비아로 발전하고 있다. 기존의 드릴 비아는 0.2mm 정도이나 광 인쇄 방법을 사용하면 0.1mm나 그 이하까지의 비아를 생성할 수 있다.패키징 관점에서 보면 RF 모듈들은 세라믹이든 라미네이트 소재이든 기판 위나 기판 내부에 내장된 수동소자들을 갖는 형태로 주어질 수 있다.기판에 내장된 수동소자의 구현은 LTCC에서 구현되고 있고 PCB에서는 현재 개발이 진행되고 있다. 이와 병행하여 MEMS에 대한 관심이 RF 영역에서도 고조되고 있다. 현재 자동차의 에어백에 사용되는 가속계, 잉크젯 프린터 카트리지의 프린트 헤드, 빔 프로젝토에 사용되는 마이크로 거울, 또는 압력 센서분야 등에서 다양하게 사용되고 있다. 휴대전화에서 이 RF MEMS를 요구하는 것은 저가이면서 소형이고 저전압에서 구동되는 기능이다. 당연히 이 요구를 충족하는 패키징은 대단히 어렵다.PCB상의 수동소자 구현예를 들면 재래식 패키징의 경우, Q값이 높은 인덕터는 칩상에 그대로 구현될 수 있고 이 칩은 전형적인 패키징 프로세스를 따라 봉합되는 반면 MEMS의 경우, 마이크론 단위로 움직이는 구조를 가지고 있기 때문에 기존의 몰딩 공정을 그대로 사용할 수 없고 캐버티를 만들어 이 움직이는 팔이 작동할 수 있도록 해 주어야 한다. 캐버티를 갖는 세라믹 기판은 매우 비싼 반면, 캐버티 라미네이트나 리드 프레임은 그 비용이 저렴하므로 선택지로써 각광을 받을 수 있다. 이외에도 MEMS가 장착된 웨이퍼들 간에 접합을 시키는 웨이퍼 레벨 MEMS 본딩 패키징 방법도 소개되고 있다.그럼 패키징의 미래는 어떤 모습일까. 현재의 SOC는 패키징 가격보다는 성능 구현에 의해 제공되는 플립 칩의 형태로 여러 패키징 구현 요구들을 수용할 것이다. 이 플립 칩의 화두는 어떻게 가격을 내릴 수 있느냐에 따라 기존의 패키징을 대체하면서 패키징의 전반 시장을 주도하는 패키지로 자리매김을 할 것인가 하는 점이다. 현재 반도체 시장은 무선 시장이 주도하고 있다고 해도 과언이 아닐 정도다.휴대전화는 MEMS를 도입하려는 시도를 꾀하고 있다. 이 패키징은 보통 SiP(system in package)와도 맞물려 있다.가까운 미래에 유비쿼터스의 시대가 도래할 것이라는 예상을 한다면 당연히 위의 두 기술을 병합하여 빠른 속도로 데이터를 전송할 수 있는 파이버 옵토(fiber optic)의 기술을 가미해야 할 것이다.지금은 잠시 휴면기를 맞고 있기는 하지만 가까운 미래에 다시 일어날 광통신 분야에서는 사실상 칩상에서 웨이브 가이드를 구현하려는 시도 또한 주목할 만하다. 이러한 칩 레벨에서의 노력을 주목한다면 이제 패키징의 전반적인 재구성의 노력이 필요한 시기가 곧 도래할 것이다.다시 말해 0.13미크론 이하의 팹 공정에서 구리공정과 저유전상수(low Dk) 공정이 도입되고 칩의 성능상 도입될 수 밖에 없는 상황이라면 이 저 유전상수 칩에 대한 패키징 공정은 기존의 사용하던 물질들에 대한 재조명에 들어가야 한다. 깨지기 쉬운 기계적 성질을 가진 이 칩에 사용되는 물질의 모듈러스는 작을수록 좋다. 또한 대표적으로 와이어 본딩이나 플립 칩 공정시 압력의 조정은 매우 힘든 작업일 수도 있다. 혹은 웨이퍼의 절단 작업 또한 그리 쉽지 않다. 따라서 새로운 절단 매체를 도입해야 되는 상황이 될 수도 있다. 또한 회로 선폭이 작아지면서 칩의 크기도 작아질 것이고 패키징에 대한 전기적 열적 요구 또한 도전적일 수 있다.패키징 기술의 최종 목표이에 대한 패키징 재료의 재조정이 시급하게 요구될 수도 있다. 즉 팹에서는 초전도 회로를 구성해야 될 날이 올 수도 있어 이에 대한 패키징은 극저온 매체를 수용해야 하는 새로운 형태로 발전해야 할지도 모른다. 또한 각 국에서 추진하고 있는 친환경적 물질로 구성된 패키징의 요구다. 납과 할로겐, 브롬이 없는 물질로 패키징을 구성해야 한다는 점이다. 종합적으로 말한다면 앞으로의 패키징은 패키징의 기판, 재료, 공정을 망라하는 새로운 시대를 맞게 될 것이라는 점이다. 또한 패키징 자체뿐만 아니라 패키지가 올라가 장착되는 두 번째 레벨의 패키징인 마더보드 장착공정에 따른 디자인이나 조인트 공정과 성능을 감안한 패키징을 포함해야 한다는 것이다.이제는 기존의 작아지는 칩의 크기와 그 칩상에 증가되는 I/O 수, 열 방출의 고효율을 망라하는 새로운 패키지의 구조를 구현해야만 한다.

회원가입 후 이용바랍니다.

개의 댓글

회원로그인

작성자 비밀번호

댓글 내용입력

댓글 정렬

최신순 추천순 답글순

BEST댓글

BEST 댓글 답글과 추천수를 합산하여 자동으로 노출됩니다. 닫기

더보기

오영관 (webmaster@techworld.co.kr)

기자의 다른기사 보기

저작권자 © 테크월드뉴스 무단전재 및 재배포 금지