광대역 통신 수신기에 대한 ADC 파라미터

Technical ReportADC Parameters아날로그-디지털 컨버터 부품 선택에 영향을 미치는 파라미터로는 IF 주파수, 수신기의 아날로그 전력 이득, 신호 대역폭 및 ADC의 샘플 클록 주파수 등이 있다. 이 예를 통해 풀 스케일(FS) 전력, 작은 신호 잡음 플로어(SSNF), 신호 대 잡음비(SNR) 및 스퓨리어스프리 다이내믹 레인지(SFDR)와 같은 기타 ADC 파라미터를 논의한다. Maxim의 16비트 80Msps MAX19586은 낮은 잡음 플로어를 제공하고 수신기 설계에 이득 감소 기술이나 자동 이득 컨트롤(AGC)을 사용할 필요성을 없앤 제품이다. 이런 탁월한 잡음 성능을 원래 갖고 있던 SFDR 성능과 결합한 MAX19586은 이와 같은 애플리케이션에 대한 모든 ADC 요구 사항을 충족시킨다.서브샘플링 기술헤테로다인 수신기에는 RF 파형을 첫 번째 중간 주파수(IF) 신호로 변환하는 첫 번째 믹서가 있다(그림 1 참조). 이 IF 신호는 디지털화되거나 목표 신호를 훨씬 더 낮은 IF로 변환하기 위해 두 번째 믹서(점선 박스 처리된 부분)로 공급될 수 있다.신호를 더 낮은 IF 주파수로 변환하게 되면 ADC가 일반적으로 저주파 입력에서 얻는 수준의 높은 잡음 및 선형성 성능을 이용할 수 있다. 서브샘플링이라 알려진 기술을 이용하여 신호의 절대 주파수가 아니라 신호 대역폭에 대한 Nyquist 기준을 충족하는 속도로 실제 대역 통과 신호를 디지털화한다.ADC는 이 기술을 이용하여 실제 신호를 디지털화한 다음 디지털 신호 처리(DSP) 방식을 이용해 디지털 영역에서 실제 신호를 복잡한 성분으로 변환한다. 서브샘플링 방식이 하향 변환 작업 부분을 수행하므로 이 기술의 장점은 하드웨어가 복잡하지 않고 비용 절감이 가능하다는 점이다.하지만 이 아키텍처에서는 높은 클록 속도와 전체적인 다이내믹 레인지가 큰 ADC(즉 잡음이 적고 선형성이 우수한 ADC)가 필요하다. 서브샘플링 기술이 제공하는 이점에도 불구하고 한 가지 중요한 결점이 있는데 그것은 바로 잡음 앨리어싱이다. 이 앨리어싱은 입력 신호의 대역이 충분히 제한되지 않은 경우 앨리어스 대역의 잡음이 디지털화되어 목표 신호와 함께 베이스밴드로 변환될 수 있는 경우 그 만큼 ADC의 SNR 성능을 떨어뜨린다.출력 이득그림 1에 나타낸 간단한 블록 다이어그램이 다이버시티 수신(diversity reception)을 위해 종종 2개의 동일한 수신기 분기가 사용되는 셀룰러 기지국 시스템에 쓰이는 이중 하향 변환 수신기를 표현한 것이라 가정하자.두 번째 믹서(LO2)가 제거되면 단일 하향 변환 구현이 달성된다. ADC가 3개의 인접한 CDMA2000 반송파를 연속으로 디지털화하고 각 반송파의 대역폭은 약 1.23MHz라고 가정한다. ADC에 이어 DSP 방식을 이용하여 반송파를 튜닝 및 필터링한다. 이 예의 경우 ADC 클록 속도는 칩 레이트가 1.2288Mcps 또는 78.64Msps인 CDMA2000 반송파의 64배로 선택된다. 서브샘플링 수신기의 경우 클록 속도가 ADC의 유효 잡음 지수(NF)를 계산할 때 중요한 요소인 Nyquist 대역폭(Fclk/2)을 설정한다.이 예에서는 대상 시스템 NF가 4dB이고 아날로그 회로 NF가 3.8dB이라고 가정한다. 따라서 블로커가 없는 상태에서 시스템 감도를 만족하기 위해 ADC는 총 시스템 NF에 0.2dB만 기여할 수 있다. 4dB의 NF 값은 3GPP2 CDMA2000 표준에서 요구하는 수준보다 훨씬 더 낫다. 하지만 그것은 최소 요구 사항보다 더 여유를 두려고 많은 셀룰러 기지국 제조업체가 목표로 하는 성능이기도 하다. 그림 1의 플롯은 자동 이득 컨트롤을 사용하지 않는 안테나에서 허용될 수 있는 최고 수준의 대역 내 간섭요인(블로커)이 있는 대상 시스템 NF에 부합하기 위해 필요한 아날로그 출력 이득과 ADC NF의 조합을 보여준다. 아날로그 회로에서 필요한 출력 이득은 ADC의 FS 전력 레벨(단위: dBm), SSNF 및 변환 속도를 알면 계산할 수 있는 ADC의 등가 NF 성능에 따라 결정된다(그림 3).ADC 잡음 성능그림 2는 필터링되지 않은 잡음이 목표 대역으로 어떻게 앨리어스되어 ADC SSNF 레벨을 높이고 SNR 성능을 감소시킬 수 있는지 보여준다. 이 예에서는 3개의 CDMA2000 RF 반송파가 5MHz 대역폭으로 135MHz로 하향 변환되어 ADC 입력에 인가된다. ADC에 의해 생성되는 이 입력 신호의 2차 및 3차 고조파는 목표 대역으로 다시 앨리어스하지 않을 것이므로 무시할 수 있다. 이 그림에는 Nyquist 대역이 5개만 나타나 있지만 ADC의 최대 전력 입력 대역폭이 600MHz로 확대된다고 가정하면 16번째 Nyquist 대역까지의 신호 주파수는 관심 대역으로 유효하게 앨리어스할 수 있다. 이렇게 앨리어스된 신호 주파수는 적절히 감쇄되지 않으면 ADC 잡음 성능을 저하시키게 된다.샘플링 주파수가 78.64Msps이고 목표 IF 대역폭이 5MHz인 경우 DC에서 629.12MHz(8×Fclk)로 확대되는 앨리어스 대역은 22.28MHz, 56.36MHz, 100.92MHz, 179.56MHz, ..., 606.84MHz를 중심으로 한다. 3차 및 5차 앨리어스 대역 중심 주파수는 각각 Δf1과 Δf2 만큼 Nyquist 대역 에지에서 오프셋된다. 모두 합해서 135MHz에 중심을 둔 목표 대역 1개와 앨리어스 대역 15개가 있다. 이 앨리어스 대역 중 하나에서만 나오는 잡음이 필터링되지 않고 ADC 아날로그 입력으로 들어가게 되면 NF 저하는 10×log(2) 또는 3dB이 된다. 앨리어스 대역에서 어떤 잡음도 필터링되지 않는다면 ADC가 목표 신호만큼 유효하게 각각의 앨리어스 주파수 대역을 디지털화한다고 가정할 때 ADC의 유효 NF는 이론적으로 10×log(15) 또는 11.8dB 저하된다.앨리어스 대역에서 잡음을 적절히 필터링하기 위한 최소 감쇄 목표는 가장 가까운 하이 사이드 앨리어스 대역(≥ 177.06MHz)과 가장 가까운 로우 사이드 앨리어스 대역(≤ 103.42MHz)에 대해 16dB로서, 이는 0.2dB 미만의 NF 저하가 발생하도록 하기 위함이다. 물론, 감쇄가 커지면 ADC NF 저하는 훨씬 덜 발생한다.ADC 요구 사항그림 3은 똑같은 CDMA2000 예를 이용하여 두 가지 조건, 즉 a) 블로킹 신호가 존재하지 않을 때의 수신기 감도 그리고 b) 블로킹 신호가 존재할 때 저하된 수신기 감도에 대한 조건에서 필요한 ADC 성능을 보여준다.이 두 가지 조건 각각에 대해 ADC의 유효 NF를 계산하기 위해 ADC 입력이 등가 200Ω 저항으로 종단된다고 가정하고 FS 전력 레벨을 계산한다. 2.56Vp-p의 FS 전압 입력에 대해 FS 전력 레벨은 +6dBm(RMS)이다. 블로커가 없는 시나리오에서는 ADC SSNF가 -82dBFS라고 가정하고 78.64Msps에서 클로킹될 때 -76dBm의 Nyquist 대역폭에서 ADC 잡음 플로어 레벨을 계산한다. 1Hz 대역폭에서 잡음 플로어 레벨은 -152dBm이고, 잡음 스펙트럼이 Nyquist 대역폭 내의 모든 주파수에서 평탄하다고 가정하고서 이 잡음 플로어 레벨을 -174dBm/Hz의 열 잡음 플로어와 비교하면 ADC 유효 NF는 22dB이다. 이 NF 성능은 ADC로는 획득하기 매우 어렵지만 MAX19586으로는 달성 가능하다.그림 1의 플롯을 보면 ADC 유효 NF가 22dB일 때 4dB의 시스템 NF를 달성하기 위해서는 아날로그 회로가 31.4dB의 전력 이득을 제공해야 함을 알 수 있다. 이렇게 조합된 규격에 대해 자동 이득 컨트롤을 사용하지 않고 허용될 수 있는 가장 높은 RMS 블로커는 그림 3에 있는 전력 레벨에서 보듯이 -27.4dBm이다.FS - 헤드룸 - 이득 = +6dBm - 2dB -31.4dB = -27.4dBm어떤 수신기에서든 하이 레벨 블로커가 있을 때는 AGC 스테이지가 종종 사용된다. 하지만 이득을 줄이면 일반적으로 전체 수신기 NF가 더 높아져 목표로 하는 수신기 감도를 저하시키는 결과를 초래한다. 이는 더 큰 블로커가 있을 때 가장 작은 반송파를 검출하려 할 때 다중 반송파 수신기에 특히 해롭다. MAX19586과 마찬가지로 ADC의 잡음 플로어가 매우 작다면 필요한 감도를 달성하는 데 처음에는 적은 이득이 필요하며, 따라서 수신기가 AGC를 사용하지 않고 더 큰 블로킹 신호를 허용할 수 있다.3GPP2 표준에서는 대역 내 블로커와 필요한 CDMA2000 반송파가 둘 다 안테나에 있을 때 3dB의 감도 저하를 허용한다. 이 저하에는 아날로그 회로와 ADC 양쪽에서 증가된 잡음과 왜곡 효과가 포함된다. 아날로그 회로에는 1dB, ADC에는 2dB의 저하가 허용된다고 가정하자. 이 예의 경우 시스템 NF(왜곡도 포함)는 4dB에서 7dB로 증가하고 이득은 31.4dB로 유지된다. 아날로그 회로에 대해 새 NF와 왜곡을 더하면 4.8dB이고 ADC NF에 왜곡을 더하면 34.4dB이 되거나 1Hz 대역폭에서는 -139.6dBm이 된다(그림 3 참조). Nyquist 대역폭에서 등가 잡음에 왜곡 레벨을 더하면 -63.6dBm이 된다.1차적인 근사값을 구하기 위해 ADC 잡음과 스퓨리어스 전력이 둘 다 ADC NF + 왜곡에 똑같은 정도로 기여한다고 가정하면 이 둘은 각각 3dB 더 낮거나 Nyquist 대역폭에서 -66.6dBm이다. 이 레벨을 ADC 입력에서 +4dBm의 블로커 전력과 비교하면 필요한 SNR 성능이 70.6dB이라는 결과가 나온다. 목표로 하는 반송파 대역폭에서 잡음 전력은 Nyquist 대역폭의 잡음 전력에 대한 CDMA2000 반송파 대역폭의 잡음 전력의 비를 구해 계산할 수 있다. 이 경우 반송파 대역폭의 잡음 전력은 10×log(1.23MHz/39.32MHz) 또는 -15dB(-81.6dBm)로서 -66.6dBm보다 낮다. 잡음 전력과 왜곡 전력은 같다고 가정하므로 스퍼 전력 역시 -81.6dBm이 되어 그림 3에 나타낸 것처럼 ADC SFDR 성능은 -85.6dB이 된다.결론적으로, 본 고에서는 서브샘플링 수신기에서 가장 중요한 몇 가지 시스템 레벨 파라미터를 설명하고 필요한 ADC 풀 스케일 전력 레벨, SSNF, SNR 및 SFDR을 결정하는 데 필요한 방법을 예증해 보였다. Maxim의 MAX19586 ADC는 이런 수신기 설계를 위한 좋은 선택이 될 수 있다.

회원가입 후 이용바랍니다.

개의 댓글

회원로그인

작성자 비밀번호

댓글 내용입력

댓글 정렬

최신순 추천순 답글순

BEST댓글

BEST 댓글 답글과 추천수를 합산하여 자동으로 노출됩니다. 닫기

더보기

오영관 (webmaster@techworld.co.kr)

기자의 다른기사 보기

저작권자 © 테크월드뉴스 무단전재 및 재배포 금지