알테라의 FPGA만의 독창적인 DQS Phase Shift 회로로DDR SDRAM 인터페이스 설계 가능2003년 11월 3일—알테라 코퍼레이션(알테라 한국 지사 대표 임 영도)과 마이크론(Micron Technology, Inc.(NYSE:MU))사는 오늘 업계 최초의 FPGA용 400Mbps DDR(double data rate) SDRAM DIMM(dual in-line memory module) 인터페이스를 발표하였다.알테라의 Stratix™ 및 Stratix GX 고성능 FPGA와 마이크론사의 DDR400 SDRAM DIMM를 사용하여 입증된 바 있는 400-Mbps의 인터페이스 속도는 첨단 네트워킹, 통신, 스토리지 및 서버 시스템에서 요구되는 고속의 데이터 전송을 가능케 하며, 최대 25.6Gbps의 대역폭을 가진 메모리 인터페이스의 구현을 제공한다.“마이크론사는 차기 메모리 테크놀러지의 장점을 활용할 수 있는 고속의 시스템 설계를 위한 다양한 툴과 자원을 고객에게 공급하는 것의 중요성을 인식하고 있습니다.” 라고 마이크론사의 네트워킹 및 통신 제품 마케팅 부장인 Deb Matus씨가 말하였다. “우리는 첨단 메모리 테크놀러지의 개발뿐만 아니라 고객이 새로운 고성능 메모리 제품을 구현할 수 있도록 지원하는데 주력하고 있습니다. 알테라의 Stratix 및 Stratix GX 디바이스와의 DDR SDRAM-기반의 DIMM의 인터페이스에 대하여 엄격한 테스트를 실시하였습니다. 알테라의 디바이스는 모든 작동 시나리오에 대하여 기대하였던 400Mbps의 최대 성능을 획득하였으며, 오늘날의 하이-엔드 시스템에서 요구되는 확실한 메모리 인터페이스에 대한 그들의 지원 능력을 입증하였습니다.”다양한 어플리케이션에서 점점 더 많이 FPGA가 DDR SDRAM과의 인터페이스에 사용되고 있다. 때때로 설계자는 read 동작 동안에 DQS 시그널을90도 시프트해야 하는 요건 때문에 메모리 인터페이스 구축에 있어 여러 과제들에 직면하게 된다. 알테라의 주요 FPGA에서 유일하게 제공되고 있는 빌트-인 DQS phase shift 회로는 최적의 phase shift 솔루션으로서 시그널 트레이스 길이를 변경한다던가 혹은 고정 딜레이 요소를 추가하는 등과 같은 보드 설계의 복잡성을 크게 증가시켜 효율성을 떨어뜨리는 설계 기술들을 사용할 필요가 없게 해준다.Stratix 및 Stratix GX 디바이스의 사용이 간편한 DQS phase shift 회로는 자동으로 DQS 시그널을 90도 시프트해주며 설계를 단순화해준다. DQS phase shift 특성뿐만 아니라 Stratix 및 Stratix GX 디바이스는 다음과 같은 신뢰할 만한 고속의 메모리 인터페이스를 구축하는데 필수적인 첨단 특성들을 지원하고 있다: 고속 DDR 시그널링에 대한 I/O 요소의 6개의 레지스터, DDR SDRAM과의 인터페이스를 위한 SSTL I/O 기본 지원, 효율적인 클럭-관리를 위한 풍부한 특성의 PLL, 클럭과 데이터 채널간의 skew를 최소화하는데 필요한 탁월한 클럭 분배 네트워크 등.“특히 DIMM 인터페이스를 사용하는 DDR SDRAM 메모리 인터페이스 설계는 구현이 복잡합니다.” 라고 알테라의 FPGA 제품의 제품 마케팅 수석 이사인 David Greenfield씨는 말하였다. “Stratix 및 Stratix GX 디바이스의 빌트-인 DQS phase shift 회로는 이러한 설계 과정을 크게 단순화 시켜줍니다.”알테라의 Stratix 및 Stratix GX DDR SDRAM 인터페이스는 최악의 조건에서DIMM과 400Mbps에서 동작하도록 하드웨어상에서 검증되었다. 이것은 고객이 DDR SDRAM 인터페이스 구현에 대한 위험성을 낮출 수 있도록 해준다. 더욱이 고객은 이제 두개의 DDR 데모 보드(DDR400 SODIMM 인터페이스와 함께 사용되는PCI 개발 키트, Stratix Edition과 DDR400 DIMM 인터페이스와 함께 사용되는 Stratix GX 개발 키트)를 사용하여 400Mbps에서 Stratix 및 Stratix GX 디바이스-기반의 DDR SDRAM 인터페이스를 평가해볼 수 있게 되었다. 두 키트 모두 메모리 인터페이스 설계 주기를 가속화하도록 알테라의 DDR SDRAM 컨트롤러 IP의 평가버전과 함께 제공된다.알테라의 DDR SDRAM 컨트롤러 IP는 일반적으로 사용되는 Denali사의 MMAV(Memory Models-Advance Verification)을 사용하여 검증되었다. 알테라는 Denali사의 MMAV 모델의 평가버전을 무료로 제공한다.“알테라의 고성능 DDR 메모리 컨트롤러는 가장 단기간에 최상의 성능을 끌어내기 위하여 버그가 없는 정확한 모델을 필요로 합니다.” 라고 Denali 소프트웨어사의 CTO인 Mark Gogolewski씨는 말하였다. “Denali사의 MMAV(Memory Modeler Advance Verification)는 매우 다양한 설계 플로우상에서 ASIC 설계자가 빠르고 정확하게 그들의 회로가 마이크론사의 400-Mbps의 DDR SDRAM과 같은 외부 메모리를 사용하여 최상의 성능을 성취하였는지 검증할 수 있게 해주는 효율적인 툴임이 입증되었습니다. 우리는 알테라의 고객에게 MMAV를 공급하게 되어 기쁘게 생각하고 있습니다.”또한 알테라는 보다 폭넓은 기술 자료, 특성 리포트, 소프트웨어 및 툴 지원, SPICE 및 IBIS 시뮬레이션 모델, 개발 보드 및 IP(intellectual property) 코어를 비롯, 완전한 시스템 솔루션을 제공하고 있으며, 시스템 설계자가 성공적으로 알테라의 FPGA를 DDR SDRAM에 인터페이스 할 수 있도록 해준다.더 자세한 정보는 www.altera.com/products/devices/stratix/features/stxddr_sdram.html 에서 구할 수 있다. 그리고 마이크론사의 DDR SDRAM 및 알테라의 Stratix 디바이스간의 정보 호환성을 검증하는데 사용된 결과, 테스트 설정 및 설계 파일에 관한 정보는 www.altera.com/products/devices/stratix/features/stx-interface.html에서 구할 수 있다. 알테라의 Stratix 및 Stratix GX 디바이스에 대한 더 자세한 정보는 알테라의 웹 사이트 www.altera.com 에서 구할 수 있다.
회원가입 후 이용바랍니다.
개의 댓글
0 / 400
댓글 정렬
BEST댓글
BEST 댓글 답글과 추천수를 합산하여 자동으로 노출됩니다.
댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글수정
댓글 수정은 작성 후 1분내에만 가능합니다.
/ 400
내 댓글 모음
저작권자 © 테크월드뉴스 무단전재 및 재배포 금지