인텔, 미래 반도체 공정 위한 차세대 트랜지스터 확장 기술 발표

[테크월드뉴스=박규찬 기자] 인텔은 2023국제전자소자학회(IEDM)에서 인텔의 미래 반도체 공정 로드맵을 지원할 획기적인 트랜지스터 확장 기술 및 연구개발(R&D) 성과를 발표했으며 이로써 무어의 법칙을 이어간다고 11일 밝혔다.

이번 행사에서 인텔 연구진은 후면 전력 공급 기술과 후면 직접 접촉 기술을 적용한 3D 적층형 상보형 금속 산화물 반도체(CMOS)의 진전을 공개했다.

또한 후면 전력 공급을 위한 최근의 R&D 혁신을 확장하는 후면 접촉 기술을 발표했으며 최초로 실리콘 트랜지스터와 질화갈륨(GaN) 트랜지스터를 패키징이 아닌 동일한 300mm 웨이퍼 상에서 대규모 3D 모놀리식 방식으로 통합할 수 있음을 선보였다.

인텔 컴포넌트 리서치 그룹 총괄 산제이 나타라잔(Sanjay Natarajan)수석 부사장은 “인텔이 옹스트롬 시대에 접어들며 ‘4년 내 5개 노드 달성’ 이상의 공정 기술을 추구함에 따라 끊임없는 혁신이 그 어느 때보다 중요해졌다”며 “인텔은 IEDM 2023에서 무어의 법칙을 지속하기 위한 연구개발의 진척된 성과를 발표하며 차세대 노트북용 컴퓨팅에 더욱 효율적으로 전력을 공급하고 트랜지스터를 확장할 수 있는 최첨단 기술 개발 역량을 선보였다”고 말했다.

트랜지스터 확장과 후면 전력 공급 기술은 기하급수적으로 증가하고 있는 더 뛰어난 성능의 강력한 컴퓨팅 수요를 충족시키는 데 있어 핵심 역할을 한다. 인텔은 매년 많은 양의 고성능 컴퓨팅 수요를 만족시키는 제품을 출시하며 자사의 기술 혁신이 반도체 산업 성장의 기폭제이자 무어의 법칙의 초석이라는 점을 입증해 왔다.

인텔 컴포넌트 리서치 그룹은 트랜지스터 적층 기술 및 보다 많은 수의 트랜지스터에 전력을 확대 공급하고 성능을 개선하도록 향상된 후면 전력 공급 기술을 통해 엔지니어링 혁신을 지속 업그레이드하고 있으며 서로 다른 소재로 제작된 트랜지스터를 한 개의 웨이퍼에 통합할 수 있는 역량을 입증했다.

인텔 컴포넌트 리서치 그룹은 인텔의 미래 지속적인 트랜지스터 확장을 위한 혁신 기술인 파워비아(PowerVia) 후면 전력 공급 기술, 첨단 패키징을 위한 유리 기판 및 포베로스 다이렉트(Foveros Direct) 등을 중심으로 인텔 공정 기술 로드맵을 발표했으며, 해당 공정은 10년 안에 양산 개시할 것으로 예상한다.

한편 IEDM 2023에서 인텔 컴포넌트 리서치 그룹은 실리콘에 더 많은 트랜지스터를 집적하면서 성능을 향상시킬 수 있는 새로운 혁신 기술 개발에 대한 헌신적인 노력을 보여줬다.

인텔 연구진은 트랜지스터를 효율적으로 적층해 지속적으로 확장하는데 필요한 핵심 연구개발 영역을 파악했으며 후면 전력 공급 기술 및 후면 접촉과 결합해 트랜지스터 아키텍처 기술을 크게 발전시킬 것이다.

또한 인텔은 후면 전력 공급 기술을 향상시키고 새로운 2D 채널 소재를 도입하며 2030년까지 단일 패키지에 1조 개의 트랜지스터를 탑재해 무어의 법칙을 이어갈 것이다.