28나노에서 2배 높았던 밀도를 20나노에서 4배로 향상 시켜
자일링스는 자사의 업계 선도적인 고용량 버텍스(Virtex)®-7 2000T 디바이스보다 두 배 더 뛰어난 4.4 로직 셀 디바이스라는 신기록을 달성했다고 밝혔다. 이로써 자일링스는 두 세대 연속 하이엔드 리더십을 달성했으며 고객에게는 추가 노드라는 이점을 제공하게 되었다. 자일링스의 올 프로그래머블 울트라스케일(UltraScale)™ 포트폴리오 중 가장 고급 디바이스인 버텍스® 울트라스케일™ VU440 3D IC는 28나노에서 2배 높았던 밀도를 20나노에서 4배로 확장시키며, 업계 리더십을 확장했다. 이는 현존하는 프로그래머블 디바이스가 제공하는 가장 높은 용량이다. 고급 3D IC 기술을 이용하는 VU440 디바이스는 20나노에서 경쟁사들이 공개한 14/16나노 플랜보다 훨씬 더 많은 이점을 제공한다. 버텍스 울트라스케일 VU440 디바이스는 새로운 산업 벤치마크를 설정하며, 차세대 생산 프로토타입 애플리케이션을 위해 50M 상당의 ASIC 게이트를 제공하고 있다. 또한, 20나노 버텍스 울트라스케일 디바이스는 400G MuxSAR, 400G 트랜스폰더, 400G MAC-to 인터라켄(Interlaken) 브릿지 애플리케이션의 싱글 칩 구현에 필요한 최고 시스템 성능과 대역폭을 제공하고 있다. 시놉시스(Synopsys)의 IP 시스템 마케팅 부사장인 존 키터(John Koeter)는 "시놉시스는 완전 통합 하드웨어 및 소프트웨어 HAPS® FPGA기반 프로토타입 시스템에 6 가지 세대의 자일링스 디바이스를 사용해왔다."라고 말하며, "자일링스 버텍스 울트라스케일 VU440의 기능과 결합된 HAPS만의 독특한 시스템 기능은 전체 시스템 성능과 용량을 증가시켜 빠른 소프트웨어 개발과 하드웨어/소프트웨어 통합, SoC 시스템 검증 등에 필요한 생산성을 한층 더 높여줄 것이라 기대한다."라고 덧붙였다. 버텍스 울트라스케일 제품군은 재프로그래밍(re-programmability) 기능을 추가하며 고객에게 새로운 차원의 성능과 시스템 성능, 대역폭을 제공하고 있다. 버텍스 울트라스케일 VU440 디바이스는 ASIC 클래스 아키텍처를 채용하여 확장성을 더욱 높였으며, 차세대 라우팅, ASIC과 유사한 클로킹, 전원 관리, 인터커넥트 병목현상 제거, 중요 경로 최적화 등을 이용해 활용도를 최대 90%까지 달성한다. 넓어진 멀티플라이어, 고속 메모리 캐스케이딩(cascading), 33G 성능의 트랜시버, 업계 선도적인 통합100Gb/s 이더넷 MAC 및 150Gb/s 인터라켄 IP 코어의 추가 등 주요 아키텍처 블록 개선 외에도, 풀 라인 레이트에서 스마트 프로세싱으로 초당 수 백 기가비트의 시스템 성능을 발휘한다. ARM®의 하드웨어 가속 디렉터인 스펜서 손더스(Spnecer Sauders)는 "ARM은 IP 검증을 위해 전 세대의 버텍스 FPGA를 사용했다. 비바도와 결합된 울트라스케일 아키텍처의 혁신은 이전보다 더 높은 활용도와 성능을 가능하게 해주었다."라고 말하며, "버텍스 울트라스케일의 방대한 게이트 용량과 뛰어난 직렬 대역폭, 인상적인 입출력 핀 카운트는 차세대 IP 개발에 이상적이다"라고 덧붙였다. 이 디바이스의 업계 선도적 대역폭과 용량의 핵심은 2세대 SSI(Stacked Silicon Interconnect) 기술에 있다. TSMC의 CoWoS 제조 기술에 기반한 이번 세대의 SSI 기술은 5배 더 많은 인터 다이 대역폭과 슬라이스 경계에서의 통합 클록킹 아키텍처가 특징으로, 가상의 모놀리식 디자인 체험이 가능하다. 자일링스의 SSI 기술은 경쟁 제품보다 2~4배 용량의 디바이스 개발을 가능하게 하며, 무어의 법칙보다 항상 앞서고 있다. 2011년, 버텍스-7 2000T 디바이스에서 처음 선보인 SSI 기술은 68억 트랜지스터로 만들어졌으며 2M이라는 유례없는 로직 셀을 이용할 수 있게 해주었다. 이것은 20M ASIC게이트에 상당하는 수치이다. 자일링스 울트라스케일 디바이스는 16나노 핀펫(FinFET) 기술을 통한 20나노 평면과 3D IC를 통한 모놀리식에서 확장된 업계 유일의 ASIC 클래스 프로그래머블 아키텍처로, ASIC 클래스의 강점을 전파하고 있다. TSMC 최신 기술과의 조합과 비바도 AISC 강도 디자인 수트와의 공동 최적화, 최근에 도입된 UltraFast™ 디자인 기법을 통해, 자일링스는 1.5~2배 향상된 시스템 레벨 성능과 통합을 달성하며 최대 2년 앞선 기술을 선보이고 있다. 공급 시기 자일링스® 울트라스케일™ 디바이스는 비바도® 디자인 수트 2013.4 릴리즈에서 지원되며, 전체 제품 문서는 www.xilinx.com/virtex-ultrascale에서 확인할 수 있다. 울트라스케일 아키텍처에 관한 자세한 정보는 www.xilinx.com/ultrascale을 참고한다. 버텍스 울트라스케일 디바이스는 2014년 상반기에 출시될 예정이다.
회원가입 후 이용바랍니다.
개의 댓글
댓글 정렬
BEST댓글
BEST 댓글
답글과 추천수를 합산하여 자동으로 노출됩니다.
댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
그래도 삭제하시겠습니까?
댓글수정
댓글 수정은 작성 후 1분내에만 가능합니다.
내 댓글 모음
신윤오 기자
(yoshin@techworld.co.kr)