웨스턴디지털, 3D 낸드 미세화 기술 ‘BiCS5’ 개발

[테크월드=선연수 기자] 웨스턴디지털이 5세대 3D 낸드 기술 BiCS(Bit Cost Scalable)5 개발에 성공했다.

2세대 다층 메모리 홀 기술이 적용됐으며 엔지니어링 프로세스 개선, 3D 낸드 셀 향상 등으로 웨이퍼 간 셀 어레이 수평 밀도를 끌어올렸다. 이 ‘측면 미세화’ 개발에 112단 수직 메모리 기술력을 더해 웨스턴디지털의 96단 BiCS4 기술 대비 웨이퍼당 40% 더 많은 비트(Bit)를 저장할 수 있다. BiCS4 대비 50% 더 빠른 입출력(I/O) 성능을 제공하며, TLC(Triple-level Cell)와 QLC(Quad-level Cell) 기술에 기반해 더 낮은 비용으로 높은 성능과 신뢰성을 보장한다.

웨스턴디지털 메모리 기술·생산 부문 스티브 팩(Steve Paak) 박사 겸 수석 부사장은 “새로운 3D 낸드 미세화 방식은 급증하는 데이터에 따른 요구에 부합하는 중요한 기술”이라고 소개했다. 이를 통해 커넥티트 카, 모바일 디바이스, AI(인공지능) 등 다양한 분야에 활용할 수 있다.

이 기술은 키옥시아(Kioxia)와 공동 개발했으며, 현재 512 기가비트(Gb) BiCS5 TLC 칩은 초도 생산을 시작했다. 최근 이에 기반한 소비자용 제품을 출하했으며, 본격적인 상업적 생산 돌입은 올 하반기 진행될 예정이다.