RISC-V와 5G · IoT의 시대, 새로운 도전의 시작
상태바
RISC-V와 5G · IoT의 시대, 새로운 도전의 시작
  • 쿤텍
  • 승인 2019.08.23 15:22
  • 댓글 0
이 기사를 공유합니다

최근 전 세계를 떠들썩하게 한 미국과 중국의 무역전쟁 여파가 기술 분야까지 넘어서기 시작했다.

미국 상무부는 지난 6월 중국의 화웨이(Huawei)와 70개 계열사를 제품 수출 제한 국가인, ‘엔티티 리스트(Entity List)에 추가한다고 발표했다. 세계의 기술 패권을 쥐고 흔드는 미국의 이런 제재 조치는 즉각 효과를 발휘해, 미국 기업뿐 아니라 영국의 반도체 설계 업체인 ARM도 화웨이와의 거래를 중단한다고 밝히기로 했다.

ARM은 직원들에게 화웨이와 유효한 계약, 지원 서비스, 기술적 논의 등을 포함한 모든 업무를 중단하도록 지시하면서, 만약 이런 규정을 어길 경우 개인이 법적 책임을 질 수 있다고 강력하게 경고했다고 한다.

전문가들은 화웨이가 안드로이드 없이는 생존할 수 있어도, ARM 없이는 스마트폰과 5G 환경에서 더 이상 생존할 수 없을 것이라고 분석했다. ARM은 모바일 프로세스 시장의 약 90%를 장악한 독점적인 칩 설계 기업이다.

RISC(Reduced Instruction Set Computing) 구조의 아키텍처를 사용하는 ARM의 칩은 전력 소모가 매우 적어 스마트폰이나 웨어러블 기기, 기타 소형 IoT 기기 분야에 강점을 갖는다. 특히 ARM이 공급하는 제품들은 스마트폰과 5G가 필수인 현대에서는 대체 불가능한 자원 중 하나다.

이번 화웨이 사태에서도 알 수 있듯이, 특정 시장에서 독점적인 지위를 차지하고 있는 ARM이 IP 공급을 거부할 경우 IP를 공급받아온 기업 입장에서는 치명적인 타격을 입게 된다. 무엇보다 스마트폰 AP 구동에 핵심적인 CPU 코어(ARM의 경우 Cortex)에 대한 자체 IP 기술력을 확보하지 못하면 새로운 칩 설계 자체가 막히는 문제가 발생하기 때문이다. 따라서 이런 일련의 상황과 함께 ARM의 대체재로 주목받고 있는 것이 있으니 바로 RISC-V(리스크 파이브)다.

RISC-V는 UC 버클리에서 시작된 오픈소스 기반의 프로세서 코어다. 여러 학술 기관이 참여한 연구 덕분에 현재는 ARM을 대체해 5G와 AI 분야에서 활약할 수 있는 새로운 아키텍처로 주목받고 있다. 무엇보다 RISC-V는 아키텍처 소스가 무료로 공개돼 반도체 칩을 설계하는 팹리스(Fabless) 업체가 소스를 직접 수정, 변형할 수 있는 구조다.

이 때문에 RISC-V는 리눅스 같은 공개 소프트웨어가 많은 기업의 소프트웨어 경쟁력을 높이고 지속적인 발전을 이룩하는데 큰 영향력을 발휘했던 것처럼, 하드웨어 분야에서 유사한 변화를 이끌 것으로 기대되고 있다.

특히 시스템 반도체를 미래 투자 분야로 선정하고 집중적으로 육성하는 국내 업체들에게도 RISC-V는 특별한 의미가 있다. RISC-V에서는 기존의 비공개 SoC IP로는 할 수 없던 많은 작업이 가능해지기 때문이다.

또한 RISC-V 프로세서를 자체적으로 구현하고 설계할 수 있다는 것은, 기존의 글로벌 1, 2위 반도체 업체를 중심으로 흐르던 시장 체계에도 큰 변화를 몰고 올 수 있다는 가능성을 보여준다. 이는 호시탐탐 순위 반전을 노리던 기존 팹리스 업체들에게도 매력적인 투자가 될 수 있는 셈이다.

 

설계와 함께 발전한 검증 분야의 기술

DV(1995년 제정된 디지털 비디오 규격) 1세대는 대략 1980년대와 1990년에 탄생했으며 RTL(Register Transfer Level) 시뮬레이션 도구의 출현을 불러왔다. 디자인의 특정 기능만 확인하기 위한 지시 테스트는 이 세대의 핵심 구성 요소였다.

케이던스(Cadence), 멘토(Mentor), 시놉시스(Synopses) 같은 EDA 회사들 또한 모두 이 시대에 시작했다. 특히 이 기간의 대부분을 케이던스의 CEO로 재직한 조 코스텔로(Joe Costello)는 Verification 1.0의 채택과 배포, 성공을 주도한 주요 인물 중 하나였다.

증가하는 칩 복잡성, SoC(System on Chips)는 2000년대와 2010년대 Verification 2.0을 주도했다. 이 세대는 시뮬레이션과 지시 테스트를 보완하고, 이를 또다시 보완하는 새로운 도구 검증 기술을 발전시켰는데, 여기에는 제한된 무작위 테스트 생성과 기능 범위, 어설션(Assertion) 확인, 형식 확인 등이 포함된다. 당시 Verification 2.0의 큰 성공은 첫 번째 칩의 성공을 이끌었다.

이 측정 기준은 Verification 1.0 최종 사용자의 약 40%에서 Verification 2.0 도입 이후 90% 이상으로 증가했으며 방법론은 UVM(Universal Verification Methodology)의 채택으로 표준화됐다. 또한 Verification 2.0은 비즈니스 모델을 영구히 라이선스하는 1세대 모델에서 시간 기반, 혹은 가입형 라이선스로 마이그레이션 했다.

Verification 2.0에 대한 동기부여 때와 마찬가지로, 3세대에서도 복잡성은 기하급수적으로 증가하기 시작한다. 새로운 복잡성 중 일부는 필요한 생산 품질을 달성하기 위해 추가적인 검증이 필요한 새로운 도메인 특정 아키텍처(DSA)에서 비롯된다. 이 새로운 아키텍처에는 RISC-V와 같은 프로세서용 개방형 명령 세트 아키텍처와 AI 용 아키텍처가 포함된다. 또한 일부는 현재 SoC와 시스템의 경우 하드웨어 검증이 소프트웨어 검증과 분리될 수 없다는 사실에서 비롯되기도 한다.

이런 복잡성으로 새로운 방법론, 기술과 도구, 도구를 실행하기 위한 새로운 하드웨어 리소스가 필요해진다. Verification 2.0은 데스크톱 워크스테이션에서 컴퓨팅 팜으로 발전했지만 이런 컴퓨팅 팜에는 Verification 3.0에 대한 충분한 리소스가 없는 것도 사실이다. 그러나 현재 커뮤니티에 제공되는 클라우드 컴퓨팅 리소스에는 Verification 2.0을 지원할 수 있는 용량과 성장 계획이 있다. 또한 클라우드 컴퓨팅 가입 라이선스에서 SaaS(Software as Service)에 이르기까지의 비즈니스 발전을 가져올 수 있다.

Verification 3.0의 새로운 방법론과 도구는 계속 발전하고 있다. 이 도구 중 일부는 테스트 생성, 공식 검증, 소프트웨어(가상 플랫폼)에 대한 명령어의 정확한 시뮬레이션과 같이 수년 동안 축적된 기술에서 비롯된 것이다. 이 중 일부는 PSS(Portable Stimulus Specification)과 같은 비교적 새로운 기술에서 비롯됐다.

그리고 이런 모든 기술은 DSA(Directed Self-Assenbly), 클라우드 작업, SaaS 비즈니스 모델을 지원하고 커뮤니티 전체에서 공동 작업을 수행할 수 있도록 열려 있어야 한다. 궁극적으로 이 3세대 방법론을 개발하려면 반도체 벤더, 시스템 회사, 툴 개발자, IP 공급자로 구성된 커뮤니티 차원의 협력이 필요하다. 

riscvOVPsim 구조도
riscvOVPsim 구조도

 

Imperas, ‘riscvOVPsim’

현재 쿤텍은 임베디드 소프트웨어, 시스템 개발 전문 기업인 임페라스 소프트웨어(Imperas Software)의 RISC-V의 오픈소스 모델로 RISC-V를 지원하는 Verification 3.0에 참여하고 있다. 이는 오픈소스 기반의 프로세서 아키텍처인 RISC-V에 대한 가상화 시스템으로, RISC-V를 기본 환경으로 그 위에서 구동되는 임베디드 소프트웨어 개발 프로젝트를 위한 솔루션을 제공할 수 있다. 쿤텍은 이를 통해 RISC-V를 위한 OVP 시뮬레이터(riscvOVPsim)를 무료로 제공하는 검증을 지원한다. 

 

글 | 쿤텍

- 이 글은 테크월드가 발행하는 월간 <Embedded> 2019년 8월호에 게재된 기사입니다.