KOSEN Report39
패키징 기술은 마이크로 및 나노 구조 시스템의 성능과 기능을 개선시키는 핵심 기술이며, 응용프로그램을 가져오기 위해 구성 요소와 환경 사이의 격차는 신뢰할 수 있는 인터페이스를 제공하여 신뢰성 있는 인터페이스를 제공할 수 있다. 본 논문은 광전자, 광자, MEMS 부품의 패키징에 대해 검토하고, 고난이도의 기술, 표준화 및 접근 방법론을 다룬다. 그리고 패키징 기술의 트랜드와 차세대 패키징 기술을 소개한다.
글: 조영빈(KT)
자료 협조: KOSEN(한민족과학기술자 네트워크) / www.kosen21.org
개요
마이크로 구조 및 나노 구조간의 간극과 신뢰할 수 있는 인터페이스를 활용하여 마이크로 혹은 나노 구조와 응용간을 이으려는 노력은 집적화와 패키징 기술 없이는 불가능하다. 오늘날 광자학은 정보통신, 제조 및 품질 분야, 생활과학 및 의료, 조명 및 디스플레이, 보안 및 센서, 부품 및 시스템 설계 및 제작 분야 등 다양한 분야의 응용들을 커버하고 있다.
응용이 다양해짐으로써 시스템에서 부품까지의 요구사항이 바뀌고 있는데, 광원, 파장, 광학, 소재, 연구 협력, 인증된 인력, 그리고 표준화도 함께 영향을 받게 된다.
기술적 배경
정보통신 기술은 지식기반 사회의 핵심적인 축이 되었기 때문에 다음 단계로는 광학 기술이 각광받을 차례가 될 것이고, 광전자 연구 프로그램의 초점은 광전송, 광 데이터 메모리, 광신호 처리 등이 될 것이다.
패키지 기술에 있어서는 다기능 광전자 집적회로, 다중 입출력, 그리고 칩 간의 광학적 인터페이스에서의 손실을 줄이기 위한 상호연결 및 패키징 기술들과 호환 기술, 대량 양산 기술 등이 요구되고 있다.
60년대 중반에 광섬유의 발명으로 광통신이 가능해졌고, 1970년대 초에 광 부품들이 많이 연구되었다. 70년대 후반에는 LED가 최초의 실용적인 광통신용 광원이 되었고, 동시에 적외선 광검출기도 광통신 시스템에 중요한 부품이 되었다.
반도체 분야의 통신 대역폭 증대 요구는 더 높은 성능, 빠른 속도를 필요로 했고, 결국 반도체와 광의 접목에 이르게 되고, 이러한 광-전기 상호연결에 대한 혁명적인 마이크로 전자 통신 시스템의 발전을 가속화 시켰다. 또한 성능은 계속 증가되었고 크기는 작아졌으며, 전력은 덜 소모하면서도 가격은 낮아졌다.
인터페이스 및 설계 측면
조립과 패키징은 시스템에 있어서 기능적인 모듈의 부품화를 시키는 최종적인 공정으로, 이 패키징은 부품과 전기적, 열적, 기구적, 광학적, 무선, 유체 환경에 맞춰진 인터페이스를 지원할 수 있다. 패키징 설계의 목적은 필요한 성능, 신뢰성, 그리고 비용 효율적인 측면을 보장하도록 여러 인터페이스를 고려하는 것이다.
1. 광학적 인터페이스 설계
광학적 성능은 광섬유 모드에 광원을 얼마나 잘 매칭시켜 광 에너지를 얼마나 효과적으로 전송할 수 있는가에 관련된 커플링 기술이 중요하다. 커플링 효율은 도파관의 구경, 반사계수, 가로/세로 오프셋, 입사각 오프셋 등에 영향을 받는다. 세로 오프셋에 의한 손실이 다른 부정합 경우보다 가장 민감하고 크게 영향을 받는다.
광원인 칩과 광섬유 사이의 이러한 부정합을 줄이기 위해 단일 혹은 다중 렌즈를 사용하기도 하고 다양한 결합기가 사용된다. 또 다른 방법으로 테이퍼를 사용하거나 칩과 광섬유 사이에 반사계수 정합용 플라스틱 수지를 사용한다든가 비반사 코팅을 사용하기도 한다.
2. 전기적 인터페이스 설계
이것은 광전자 부품들 간에 전력 분배, 데이터 신호 전송을 위해 필요하다. 주파수가 높아지면 전기적 인터페이스 신호의 상승/하강 신호 주기가 매우 짧아지게 되는데, 반사와 전송에서의 손실을 최소화하기 위해 임피던스 정합 선로가 필요하게 된다.
기본적인 전송선로 모델은 임피던스와 전파상수에 따라 그 특성이 결정되는데, 이는 기하학적 형상과 소재 특성에 의존한다. 전파지연, 감쇠, 잡음, 누화(Crosstalk), 그리고 상승/하강 신호 주기 등은 전기적 인터페이스 설계에 있어서 와이어 본딩을 할 것인지, 리본 본딩을 할 것인지, 혹은 플립칩 본딩이나 남땜을 할지를 결정할 정도로 매우 민감한 특성들이다.
3. 열적 인터페이스
온도 조건은 광전 소자의 성능과 신뢰성에 매우 민감한 영향을 미치기 때문에, 제조할 때 다양한 온도 조건에 맞는 부품들을 제작한다. 열전도에 최적화하는 것은 광전 부품 패키징의 신뢰성을 향상시킬 수 있는데, 열전도 외에 온도 편차, 유리 전이 온도, 그리고 열팽창 계수 등이 패키지 설계시 고려되는 속성들이다.
온도 특성은 소재, 접합 공정, 그리고 인터페이스를 어떻게 설계하느냐에 따라서 그 부품의 온도 특성도 바뀐다. 여러 가지 공냉, 수냉 방식이 적용될 수 있고 열 파이프, 열전 냉각, 그리고 마이크로채널 냉각 등의 고급 냉각 방법 등이 적용될 수 있다.
광학 장치의 안정화를 위해 Peltier 부품은 활성 제어 루프에 온도 센서를 사용하였다.
기계적 인터페이스
인장 강도, 전단 강도, 피로 내구성 등 소재의 성질과 패키징에 포함된 소재의 형태에 따라 기계적인 인터페이스의 신뢰성에 영향을 미칠 수 있다. 제조, 보관, 그리고 동작의 각 단계는 장치의 부품과 패키징에 스트레스를 가하게 된다. 플립칩 같은 경우에 부품 자체에서도 다른 열팽창계수를 가지기 때문에 매우 심각한 문제를 야기시킬 수도 있다. 광전자 칩에 인장 강도를 가하는 것은 피해야 하고 열기계적 스트레스를 줄이기 위해 공정 온도도 낮아야 한다.
스트레스 감소와 기계적 안정성은 광 패키징의 기계적 설계 내에서 상호보완적으로 고려해야 한다. 광 커플링에 높은 정확도가 요구되기 때문에 선정된 소재와 기계적 인터페이스 설계는 신뢰할 수 있는 광경로를 얻기 위해 부정합에 따른 어느 정도의 열팽창은 허용되어야 한다.
기술의 현황
1. 패키징 표준 기술
전기 및 기계적 연결을 제공하는 것은 패키징의 가장 중요한 단계 중 하나로, 일반적으로 다이 칩과 와이어 본딩, 골드범프(gold bumps)로 된 플립칩 본딩으로 작업이 진행된다.
와이어 본딩은 마이크로시스템 패키징에서 가장 유연하고 가격 대비 효과가 좋은 방법으로 여겨지며, 미소전자소자 및 광전자 소자의 미세한 피치 간격으로 연결할 수 있다. 일반적으로 공정 개선을 위해 소량의 첨가물이 들어간 금으로 된 와이어를 사용하며 변형 응력(Deformation force)은 다이 칩 하부 전체에 퍼지면서 활성 영역에는 손상을 주지 않는다.
기본적으로 볼 본딩과 웨지 본딩 공정, 열압축(Thermocompression) 본딩과 초음파 본딩이 있다. 열압축 본딩의 경우 다이 칩과 와이어를 250도로 가열하므로 고온 공정에 적합한 장치에만 사용 가능하고, 초음파 본딩은 저온에서 약 60kHz의 초음파 진동을 이용하여 칩 표면과 와이어를 눌러서 접합시키는 것인데, 열초음파(Thermosonic) 본딩은 신뢰성과 편의성 등 장점을 모두 결합한 방식으로 오늘날 열초음파 금 와이어 본딩 방식이 널리 쓰인다.
열초음파 볼/웨지 금 와이어(Au-thermosonic ball/wedge wire) 본딩은 피치가 35um 정도로 작업이 가능하며 더 낮고 밀집된 패키징이 요구되면서 50um 높이가 가능한 본드 루프 방식도 생산 가능하다.
일반적으로 와이어 본딩은 주파수가 올라갈수록 인덕턴스 성분에 의해 기생성분이 많이 발생하기 때문에 설계상의 시뮬레이션과 실제 제작에서의 오차가 커지는 문제가 있지만, 리본 본딩은 웨지간 결합을 하는데, 사각 단면은 낮은 인덕턴스와 낮은 표피효과 손실을 제공하므로 30GHz 이상의 초고주파 응용에서도 사용 가능한 장점이 있다.
특수 툴을 사용하여 12.5μm×50μm의 단면적을 가지며, 높이 50μm에 250μm의 브릿지 패드를 만들 수 있다. 구리 와이어는 패키지 비용을 떨어뜨릴 수 있고 금 와이어는 광전자 응용에 사용되고 있다. 직경 20μm 이상의 와이어를 사용하여 상호 접합의 밀도가 높은 요구사항에도 대응하고 있다.
플립칩 본딩은 IBM에서 C4라 명명된 면 접합 방식으로 다이칩을 전기적, 기계적, 열적으로 기판에 연결하는 또 다른 표준이다. 이 기술은 뛰어난 성능과 많은 입출력 포트를 연결하는 데 높은 비용 효율성을 제공한다. 금은 전기/열 전도도가 우수하고 연성이 좋기 때문에 범프로 사용하기 적합하며, III-V가 반도체 위의 금은 최종적 금속 레이어로 쌓게 된다. 다이 상의 상위 금속 레이어에 잘 접착되고 장치들과 솔더 부품들의 diffusing이 안되도록 하기 위해 UBM(under bump metallization) 공정을 거치게 된다. 솔더 범프는 웨이퍼 범핑 공정으로 만들 수 있다.
일반적인 솔더 소재는 SnPb, SnSb, SnAg 혼합물로 이뤄져 있는데 인쇄 기술은 땜납 조성을 제어하며, 웨이퍼 상에 범프를 생성한 솔더 합금을 광범위하게 적용 가능할 수 있게 한다. 인쇄 방식은 일반적으로 저렴하지만 전기도금은 피치를 최소화할 수 있다. 금/Sn 범프 전기도금의 경우 범프 직경은 30-100μm, 범프 높이는 30-60μm이 되고 20μm 직경의 범프로는 50μm 높이까지 가능하다.
금/Sn 솔더 범프는 무 플럭스 공정으로 특히 광전자 및 RF 장치의 플립칩 조립에 적합하다. 이러한 플립칩 패키징의 RF 적합성은 77GHz의 W-밴드 레이더 센서에서 시연되었다.
Stud 범핑은 와이어본딩 공정을 개선시킨 형태로 단일칩을 기판에 본딩하는 작업에 적합하며 금, 은, Pt, Pd, 그리고 구리로 된 소재에 사용할 수 있다. 기계적으로 금 stud 범프는 15-33μm, 직경은 80μm~30mm까지 가능하며 최소 피치는 50μm이다. 구리는 와이어본딩 뿐만 아니라 stud 범핑에서도 사용될 수 있고 금에 비해 가격이 저렴하며 구리-알루미늄 금속간 상태의 성장이 느린 것이다.
다른 방법으로는 도전성 은 폴리머 범핑과 구리 필러 범핑이 있다.
플립칩 조립의 장점은 자가정렬 특성에 있는데, 이는 반도체다이와 기판 간의 접착을 할 때 CTE 부정합에 의해 발생하는 스트레스를 방지하는 데 도움이 된다. 하지만 플립칩 장치의 열압착 본딩에는 해당되지 않는다. 마이크로전자에서는 언더필을 위해서 필러 입자가 포함된 에폭시 레진 같은 물질이 필요하지만 광학 응용에서는 피해야 한다.
2. 패키징 형태
광 반도체 장치들은 표준 및 맞춤형 모두 다양한 형태의 패키징이 있다. 앞서 1절에서 언급되었듯이, 인터페이스에 의해 패키징의 사양이 결정된다. 표1[4]은 이러한 몇 가지 표준화된 패키지와 그 특성을 보여준다.
3. 광학 조립 구조
광송신기 서브 어셈블리(TOSA)와 광수신기 서브 어셈블리(ROSA)는 데이터 통신 및 원거리 통신 응용을 위한 상용화 송수신기의 주요 비용을 차지하는 부품이다. 광 송수신기용 OSA의 기계적 측면은 다양한 설계 사이클을 통해 변해왔다. 복잡도를 줄이고 패키징 부품의 정확한 생산으로 오늘날 소형 OSA를 사용할 수 있게 되었다.
시스템 요구사항이 증가하면서 OSA의 성능도 향상되고 있는데, 최근 최대 유도 전류 포토 다이오드(MIC-PD)를 사용함으로써 25Gbps의 ROSA가 보고되었다. 한편 10G DWDM 응용을 위한 비용 효율적인 냉각형 TOSA는 TO-캔 패키지를 채택하였고, 더 큰 사각 패키지로 제공이 되므로 크기가 큰 열전 냉각기(thermoelectric cooler TEC)가 TOSA에 채택될 수도 있다.
패키징 기술 동향
1. 고급 광자 패키징
IEEE 10Gbps 이더넷 표준, ANSI X3.T11 10GFC 표준 이후로 10Gbps의 직렬 데이터 속도의 광학 연결 기술들이 더 부각되게 되었으며, 이러한 새로운 네트워크 중심의 연결 제품 공급업체들이 기계 및 전기적 인터페이스의 산업 표준화 그룹을 형성하여 XENPAK, XPAK, X2, XFP 등의 표준을 상용화하였다.
다른 요구사항을 갖는 다른 응용들에 의해서 송수신기, 시스템, 그리고 부품들이 개발되고 있으며 이는 패키징 분야에까지 영향을 끼치고 있다.
DWDM은 ITU 1.2 Tbps 광섬유 이후로 가능해진 기술로 고도화된 변조 형태가 요구된다. 광전자 다이칩에 TEC와 절연체의 통합 집적에는 복잡도와 가격을 낮추는 것이 특별히 요구된다. InP 소자 기반의 모놀리틱 집적 LSPIC(Large Scale Photonic Integrated Circuit)는 10개의 DFB(Distributed FeedBack) 레이저, 10개의 EAM (ElectroAbsorption Modulator), 10개의 OPM(Optical, Power Monitor), 10개의 VOA(Variable Optical Attenuator), 그리고 도파관 배열(AWG, Array WaveGuide)로 구성되어 있다.
아래 그림에서 보이는 바와 같이 금속 하우징에 완전 패키징된 송신기에 있어 하나의 단일모드 광섬유는 Tx 멀티플렉서의 출력에 광학적으로 결합되며 10개 채널의 모놀리틱 변조기 ASIC 배열은 전기적으로 결합된다[5].
FTTH(Fiber to the home)은 100Mbps를 지원하기 위해 수동형 광학 네트워크를 사용하는데, 여기서 매우 낮은 가격의 패키징 기술이 요구된다. 이를 위해 개발된 것이 micro-BOSA(micro-compact bidirectional optical subassembly)로 일반적으로 레이저 다이오드와 광검출기를 위한 두 개의 TO-can 패키징을 사용한다.
자동차 산업의 단거리 연결 기술은 매우 낮은 가격이지만 전선의 무게와 복잡도를 낮춰야 하는 요구사항이 있다. 플라스틱 광섬유(POF, Plastic optical filer)와 같이 매우 강건한 패키징 기술이 요구되는 것이다.
HPC용 대역폭 증대 요구를 직면하고 있는 서버의 경우, 전자기 장해(EMI)에 대한 제약은 상황을 어렵게 할 수 있다. 그러한 연결부에 대한 목표 단가는 단위 Gbps당 1$이기 때문에, CMOS에서의 병렬연결이 최근 연구에 초점이 맞춰져 있다. IBM[5]은 24채널 양방향 300Gbps 속도를 지원하는 광학칩 기반 병렬식 광 송수신 모듈을 개발했다.
아래 그림에서 보는 바와 같이 실리콘 캐리어는 웨이퍼 비아를 통한 전기적, 광학적 연결뿐만 아니라 배선 수준을 포함하며, CMOS LDD, VCSEL, 광다이오드 배열, 그리고 CMOS TIA가 웨이퍼 상에 탑재된다. Holey 광학칩은 집적된 고분자 광도파관이 있는 회로 보드에 부착시키기 위해 유기 캐리어에 납땜할 수 있고 집적 광 비아를 갖는 광모듈은 종래의 상단 에미팅/검출 850nm 광전자 배열을 통해 실리콘 캐리어에 광학적으로 연결해준다.
광학 배열 IC는 표준 CMOS 기술과 850nm의 광전자 소자를 사용하므로 간단하면서도 작고 저비용 패키징을 가능하게 해준다.
2. MEMS 패키징
성공적인 MEMS 장치는 잉크젯, 압력센서, 실리콘 마이크, 가속도계, 자이로스코프, MOEMS(microoptoelectromechanical system), 마이크로 연료 전지 등이 있다. 차세대 MEMS/MOEMS, 그리고 나노 장비 기반 제품들은 IT, 자동차, 국방, 생활과학, 의학, 그리고 대체 장기 분야가 될 것이다.
MEMS 장치를 설계하기 위해서는 표준 요구사항을 충족시켜야 할 뿐만 아니라 엑추에이터의 움직임을 위한 공간을 허용하고 센서는 주변 환경을 감지할 수 있도록 패키징을 설계해야 한다.
이러한 이유로 공진기, 자이로스코프와 같은 MEMS 패키징은 공동 덮개(cavity cap)가 필요하며, 움직임이 잘 이뤄질 수 있도록 진공 밀폐될 필요가 있다. 보통 이러한 덮개는 웨이퍼 레벨 공정에서 작업된다.
여전히 MEMS/MOEMS 패키징은 광, 전자, RF, 무선 등으로 구성되는 3D 이종 집적회로를 지원하는 데는 많은 중요한 문제들이 산재해 있으며 정해진 전용 패키징 기반 기술이 있는 것이 아니다.
고도화된 MEMS 패키징은 MEMS 장치 웨이퍼, ASIC, 공동 덮개(cavity-cap) 웨이퍼의 세 가지 옵션이 있고, 3D MEMS 패키징은 9가지의 다양한 구성이 있다. 이러한 패키징은 매우 작으면서도 저렴할 뿐만 아니라 고성능의 패키징 기술들이다.
한편 MEMS 장치를 조립하는 공정도 매우 다양한데, 기존의 와이어 본딩을 대체해 실리콘 웨이퍼에 구멍을 뚫어 전극을 형성하는 패키지 방식인 TSV(through silicon vias) 유무에 따라 3D MEMS 패키징의 집적도는 증가하게 되고 MEMS 장치들은 ASIC 웨이퍼 위에 본딩되거나 공동덮개 웨이퍼와 ASIC 웨이퍼를 본딩할 수 있게 된다.
저렴한 웨이퍼 레벨 패키징을 제공하기 위해 박막 기술이 덮개로 사용될 수도 있다. MEMS 공진기는 매우 작고 쉽게 일괄 작업으로 처리할 수 있는 장점이 있다. WLTFP(Wafer level thin film package)는 구조 형성용 임시 소재로 만들어지고 이 소재는 구조적 덮개층으로 밀폐되면 제거된다. 여기서 웨이퍼를 더 얇게 하고 다이싱하고 윗 부분을 몰딩하는 작업이 필요하다.
3. 실리콘 광자 패키징
실리콘 광자학은 1980년대에 스위칭 응용을 위해 시작되었고 1991년에 실리콘 곡면 도파관의 간단한 단일모드 조건이 최초로 제안되었다. 이 분야는 현재 광센서에서 광 데이터 전송 및 통신 서브모듈에 이르기까지 다양한 범위의 응용에서 강력한 잠재력과 빠른 속도로 발전하는 분야이다.
가장 두드러진 장점은 고도의 미세전자 공정 기술인데, 이는 CMOS 호환 기술에서 매우 작고 저손실의 실리콘 도파관 장치를 제조할 수 있다.
기존의 광결합은 일반적인 단일모드 광섬유와도파관 간에 모드상의 큰 부정합을 야기시켰는데, 나노 와이어는 20dB 이상의 높은 삽입손실을 내는 낮은 효율의 광결합을 극복하기 위해 개발되었다. 실리콘 광자선은 정렬 허용 공차가 충분히 여유가 있다는 것이 장점이다.
g-Pack 패키징은 다중 실리콘 광자 장치를 위해 개발된 기술로 강성 광섬유 배열 결합과 저주파 전기적 연결을 제공한다. 패키징은 비용 절감을 위해 가급적 상용화된 부품을 사용하며, 전기연결은 PGA 캐리어로 와이어본딩하게 된다. 패키징은 다수의 DC 연결부에 최적화되어 있고 온도제어나 방열이 요구되면 소켓을 통해서 구현되어야 한다.
고속의 전기적 연결을 지원하는 또 다른 패키징은 Ge-on-Si 광자 다이오드 칩용 QFN(quad flat no-lead) 패키지로 25GHz까지의 높은 대역폭도 가능하다.
4. 3D 패키징
MEMS 장치는 기존 2D 패키징 기술에 비해 더 우수한 고유의 장점과 함께 3D 구조, 복잡한 형태, 특별한 덮개가 필요한 움직이는 부분으로 구성된다.
일반적으로 3D 집적 기술은 다음 사항에 의해 결정된다.
- 폼팩터: 시스템의 부피, 무게, 면적의 감소
- 성능: 집적 밀도의 개선과 향상된 전송 속도와 전력 소비 감소로 이어지는 상호 길이의 감소
- 대량 저가 생산: 공정 비용의 감소
- 신규 응용: 모바일 응용을 위한 이미지 센서와 다층 메모리는 대량 생산 응용이 되었음.
기존의 패키징, 상호연결 기술은 향상된 성능, 작은 크기, 소모전력 절감에 대한 유가를 만족시키기 못했으며 상호 연결 밀도, 온도 관리, 대역폭 및 신호 무결성에서도 제한이 있었다.
3D 집적 패키징 방식 중 하나는 수직 시스템 집적 회로로, 수직으로 표준 실리콘 웨이퍼를 사용하여 자유로운 배치와 TSV 상호연결의 높은 잠재 밀도를 보여주고 있다. VSI-TSV 방식은 가장 짧고 가장 풍부한 수직 연결을 제공해주며 다음과 같은 잠재적인 혜택을 제공한다.
- 수평으로 연결할 경우보다 수직으로 연결하면 다이칩의 두께만큼 선 두께를 짧게 할 수 있다.
- 복잡한 연결 기술과 멀티칩 시스템이 있으므로 고밀도 및 높은 종횡비의 연결이 가능하다.
- 거리가 멀리 떨어짐으로써 발생할 수 있는 RC 공진에 의한 지연을 방지할 수 있다.
- Si 기반의 높은 신뢰성
- 모듈러 설계로 높은 유연성을 가지며, 각 수준을 검증할 수 있는 기능을 갖고 있다.
- 방열판의 추가는 온도관리를 향상시킬 수 있다.
5. 이종 집적 패키징
융합 기술과 전세계적 추세를 살펴보면 HPC가 일상 응용에 점점 다가서고 있다. 미래 HPC 구조에 대한 요구사항은 높은 성능, 높은 병렬성, 소모전력 감소, 열손실 감소, 잡음 감소, 배치에서의 유연성, 무손실 통신, 운영 비용 절감, 기가비트 당 수 밀리와트의 전력 소비, 테라 bps의 속도, 초소형의 크기, 4년마다 10배로 증가하는 서버에서의 총 통신 대역폭 등이 될 수 있다.
다시 말하지만, 종래의 패키징 기술 및 상호 연결 기술로는 이러한 요구사항들을 만족시키는 것이 불가능하다. 차세대 컴퓨팅 아키텍처는 새로운 광자 상호연결 기술로 매우 높은 성능과 초저전력 소비를 만족하여야 한다.
최근 제안된 3D 이종 집적 광전자 시스템은 가변 신호 처리 기능을 갖는 지능형 차량 시스템에 제안되었다. ADC가 스택으로 올라간 영상 센서를 포함하는 이 시스템은 고성능 영상 처리를 위한 것으로 MEMS 센서, 광센서, 그리고 RFIC가 이동 속도의 고감도 감지용도이다.
3D 메모리와 3D 프로세서는 더 높은 성능의 연산능력을 보여줄 것이며, 그러한 고속 정보 네트워킹을 실현하기 위해서는 광학적 상호연결 기술이 필요하다. 미세 유체 채널은 높은 전력을 소모하는 LSI의 히트싱크 용도로 사용한다. 이러한 LSI, MEMS, 그리고 광전자 장치의 이종 집적 기술은 일련의 과정으로 진행하지 못하는 공정으로 인해 매우 제작하기가 어려운 문제점이 있다.
6. SiP(System in Package)
SiP는 다른 기능들의 능동 전자 부품들을 하나의 단위 소자로 통합 조립하는 것으로, 선택적으로 수동 소자나 MEMS, 광부품뿐만 아니라 다른 패키지 및 장치들을 포함할 수도 있다. SiP는 기술상의 어떤 표준이 존재하는 것도 아니고 최적화된 기술에 대한 파라미터를 선택하는 것도 명확하게 정의되지 않는다. 모든 요구조건을 만족하는 기존의 설계툴이 충분한 것도 아니기 때문에 적절한 새로운 설계방법이 필요하다. 게다가 3D, 수직 집적, 스택 칩 스케일 패키징 등 통일된 용어정의도 되어 있지 않으며 산업계에서도 표준이 받아들여지지 않고있다.
융합 기술 및 3D 집적기술은 새로운 시스템 및 응용 요구사항을 만족시키기 위해 새로운 소재와 공정 모델을 개발하고 있다. 즉, on-chip/off-chip 광전자 소자, 전기-광 시스템간의 결합, 광학적 상호 연결 모델, 그리고 반도체 레이저 모델링 등의 공정 모델이 요구된다. 실질적인 물리적 설계툴도 개발되어야 하고 PIC(Photonics Interconnetion)의 상호 반응과 복잡성의 증가로 디지털, 아날로그, RF, 그리고 심지어 MEMS와 광소자를 고려할 필요가 생길 것이므로 그러한 설계 방법론의 확대와 CMOS 호환 3D SiP 설계 규칙의 확보가 요구된다.
그런 관점에서 Tekin [6]은 광소자와 CMOS를 연결하는 기술인 PICSiP에 대한 방법론을 제시하였다. 이러한 기술은 상용화하기에는 아직 부족한 부분이 있지만 광소자가 PCB에 접목될 미래 컴퓨팅 환경에서는 고려해볼 수 있는 기술이 될 것이다.
결론
광전자, 광자 및 MEMS 부품의 패키징은 새로운 기술의 범위가 넓어짐에 따라 다양한 요구를 충족해야 하며, 표준 패키징 기술은 높은 신뢰성의 인터페이스를 제공해야 한다.
MEMS에서의 개발, 실리콘-광자, 그리고 개선된 광자 소자 기술은 그 동안 CMOS에서의 한계를 극복하기 위한 대안으로써 광자 기술이 부각되면서 그 패키징 기술도 발전되었다. 3D 집적, 웨이퍼 레벨 패키징과 같은 기술은 MEMS 부품의 가능성을 이끌어 내고 있다.
3D 이종 집적 기술 및 SiP와 같은 새로운 설계 방법과 도구들이 다음 단계의 패키징과 시스템 집적 기술을 가능케 할 것인데, 기능성, 가격, 신뢰성에 따라 패키징이 결정될 것이다. 향후 시스템은 광과 마이크로파를 포함하고 안테나, 배터리, 센서, 광소자, 전자소자들이 통합되는 매우 복잡하고 다른 물리적 기능을 포함시키는 시스템에 맞도록 변할 것이며, SiP는 미래의 서브시스템에 필수적이 될 것이다. 또한 이종의 집적 회로가 모듈화될 것이므로, MEMS, 광전자, 전자소자들의 패키징이 합쳐질 것이다.
표 1. 표준화된 패키지 및 특성
그림 1. 100Gbps DWDMLS-PIC 송신모듈
그림 2. IBM의 광학칩의 구조
그림 3. 3D 이종 광전자 집적 SOS의 개념도
그림 4. 확장된 3D 집적 패키징인 PICSiP
참고문헌
1. Tolga Tekin, Review of Packaging of Optoelectronic, Photonic, and MEMS Components, IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS, January , 2011.
2. Tang, H., May The Force of Light Be With You, Spectrum, IEEE Vol.46-10, 2009, pp.46 ? 51.
3. Savage, N., Linking with light Spectrum, IEEE Vol.39-8, 2002, pp.32 ? 36.
4. R. Nagarajan, C. H. Joyner, R. P. Jr. Schneider, J. S. Bostak, T. Butrie, A. G. Dentai, V. G. Dominic, P. W. Evans, M. Kato, M. Kauffman, D. J. H. Lambert, S. K. Mathis, A. Mathur, R. H. Miles, M. L. Mitchell, M. J. Missey, S. Murthy, A. C. Nilsson, F. H. Peters, S. C. Pennypacker, J. L. Pleumeekers, R. A. Salvatore, R. K. Schlenker, R. B. Taylor, H.-S. Tsai, M. F. Van Leeuwen, J. Webjorn, M. Ziari, D. Perkins, J. Singh, S. G. Grubb, M. S. Reffle, D.G. Mehuys, F. A. Kish, and D. F. Welch, "Large-scale photonic integrated circuits," in IEEE JSTQE, Jan./Feb., 2005, vol. 11, no. 1, pp. 50?65.
4. H. Reichl, "Technologien der Mikrosysteme II," Research Center of Microperipheric Technologies, Technical University of Berlin, 2005.
5. A. V. Rylyakov, C. Schow, F. Doany, B. Lee, C. Jahnes, Y. Kwark, C. Baks, D. Kuchta, and J. Kash, "A 24-channel 300 Gb/s 8.2 pJ/bit full-duplex fiber-coupled optical transceiver module based on a single "Holey" CMOS IC," in Proc. OFC 2010, San Diego, CA, paper PDPA8, 2010, pp. 1?3.
6. T. Tekin, M. T¨opper, and H. Reichl, "PICSiP: New system-in-package technology using a high bandwidth photonic interconnection layer for converged microsystems," in Photonic Materials, Devices, and Applications III.A. Serpenguzel, G. Badenes, G. C. Righini, Eds., in Proc. SPIE vol. 7366, 2009, pp. 736618-1?736618-10.
회원가입 후 이용바랍니다.
개의 댓글
댓글 정렬
BEST댓글
BEST 댓글
답글과 추천수를 합산하여 자동으로 노출됩니다.
댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
그래도 삭제하시겠습니까?
댓글수정
댓글 수정은 작성 후 1분내에만 가능합니다.
내 댓글 모음