Amplifier Technology
아바고 고유의 GaAs EpHEMT 프로세스는 단일 트랜지스터의 전압 스윙(voltage swing)의 절반만 갖는 캐스코드로 인해 일상적인 게인, 전력 및 선형성의 희생 없이 1단으로 +15-dB 게인을 가능하게 했다. 3.5GHz에서, 캐스코드 토폴로지는 똑같은 게이트 폭의 단일 EpHEMT에 비해 상당한 게인 및 아이솔레이션 이점을 가지고 있다. 향후 작업은 입력 매칭 오류를 수정하고 넓은 공급 전압 범위에 걸쳐 특성을 분석하는 일에 집중할 것이다.
글: Chin-Leong Lim
아바고테크놀로지스 / www.avagotech.com
소개
무선 수신기의 감도는 대역폭(BW)이 표준에 의해 미리 결정되기 때문에 실질적으로는 시스템 잡음지수(F)에 의해 좌우된다[1].
Rx_sen(dBm)= -174 + 10log BW(Hz) + Min. 신호 대 노이즈 비(dB) + F
저잡음 증폭기(LNA)는 그 이름에서 알 수 있듯이 시스템의 잡음지수를 감소시켜 수신 감도를 향상시킨다. Friss 방정식은 초단의 잡음지수(F1)가 가장 큰 영향을 미치고 후속단(즉, F2, F3…)은 점차 영향력이 약해지는 것을 보여준다.
식 1.
여기에서, Gn은 수신망에서 n 번째 단의 게인이다.
송신기와 수신기는 둘다 주파수 영역 듀플렉싱(FDD)이나 시간 영역 듀플렉싱(TDD) 방식에서 각각 주파수 선택적 다이플렉서 또는 RF 스위치를 통해 하나의 안테나를 공유한다. 또한, 대역 통과 필터가 LNA 앞에 삽입되어 강력한 대역 외 간섭에 의한 방해나 감도 저하를 방지해줄 수 있다. 불행하게도, 듀플렉서와 필터 모두 수동 소자이므로 RF 손실을 갖는다. 이러한 손실이 LNA 앞에서 발생함으로써 전체 감도에 큰 영향을 미친다[2]. 따라서 LNA 잡음지수에 약간의 설계 마진만 있다면 듀플렉서 및 필터의 손실 사양은 중요도가 줄어들게 된다.
저잡음 외에, 다른 중요한 성능 파라미터는 게인과 선형성이다. 무선 인프라는 일반적으로 긴 케이블 런을 통해 지상 레벨의 무선 헛(radio hut)에 연결되는 타워 장착 LNA로 구성된다. 따라서 케이블 손실을 극복하기 위해서는 더 높은 게인이 바람직하다. 다른 무선 서비스와의 사이트 공유로 인해 타워 부근의 RF 스펙트럼이 매우 혼잡할 수 있기 때문에 선형성이 중요하다.
이 논문에서 우리는 1단 GaAs pHEMT MMIC(microwave monolithic integrated circuit)가 성능 및 비용 관점에서 무선 인프라에 3.5GHz LNA를 구현하기 위한 최적의 솔루션이라는 것을 보여준다.
MMIC 소자
그림 1(a)는 아바고 MGA-635P8 MMIC의 내부 및 외부 회로를 보여준다. 내부는 동일한 다이에서 제작된 캐스코드 증폭기(AMP)와 액티브 바이어스 레귤레이터(BIAS)로 구성된다. 캐스코드 토폴로지는 주로 3.5GHz에서 15dB 이상의 게인에 대한 요건 때문에 요구되었다. 하지만 동일한 GaAs EpHEMT(enhancement-mode pseudo-morphic High Electron Mobility Transistor) 공정을 이용하는 이전의 공통 소스(CS) 설계는 13dB 정도만을 달성할 수 있었다[3]. 비록 2개의 CS 단이 다단으로 연결되어 원하는 게인을 달성할 수 있지만, 캐스코드는 전류 재사용, 즉, 두 단 모두를 통한 동일한 전류 흐름이라는 추가 이점을 가지고 있다.
일부 수신기 구현에서, 강한 수신신호가 들어올 때 LNA 다음의 게인단이 RF 스위치에 의해 바이패스되는 경우가 있다. 스위칭으로 인한 LNA 로드 매치(ΓL)의 변화가 소자가 입력 매치(S11)로 되돌아 전파된다. 이는 소자가 비단방향성(즉, S12 ≠ 0)이기 때문이다. 안테나와 입력 필터는 종단에 매우 민감하기 때문에, S11의 변화에 의해 튜닝 상태가 틀어질 수 있다. S11은 S12가 영(0)에 가까워질 때 로드 변화에 덜 영향을 받는다.
식 2.
캐스코드 역방향 아이솔레이션이 CS[4]의 1/200 ~ 1/2000 이므로, 이것이 바로 캐스코드 토폴로지를 선택하는 두 번째 이유이다. 직접 변환 수신기 또한 로컬 발진기 셀프 믹싱에 대한 민감성 때문에 향상된 아이솔레이션으로부터 이익을 얻는다[5]. 캐스코드내에서 각 FET는 전체 공급 전압 Vdd의 절반을 얻는다.
따라서 캐스코드는 저전압 작동에서 CS보다 적은 게인과 선형성을 갖는다[6]. EpHEMT는 그 게인과 선형성이 Vds ≥ 2V에 안정적이므로 캐스코드 구현에 이상적이다[7]. 캐스코드 출력은 작동 주파수 이상의 안정성을 향상시키기 위해 시리즈 RC 네트워크와 다단으로 연결된다.
MMIC는 30GHz 이상의 게인 대역폭 곱(fT)을 갖고 숙련도나 비용 측면에서 효과적인 0.25μm 프로세스[8]로 제작된다. 목표 게인을 달성하기 위해 요구되는 단의 수를 최소화하는 외에, 높은 fT는 또한 낮은 잡음 지수 특성에 기여한다[9]. 또한, 회로 연결에서 생성된 존슨(Johnson) 잡음은 이전 공정의 반복에 비교해 볼 때 금속 두께를 배가시킴으로써 최소화된다. 0.64×0.64mm 칩은 8핀 QFN(Quad Flat No-lead, 2×2×0.75mm) 플라스틱 패키지 내에 장착된다.
내부 바이어스 레귤레이터를 사용하면 LNA 대기 전류(Ids)가 RBIAS 또는 외부적으로 인가된 바이어스 전압 VBIAS를 통해 제어될 수 있다. 레귤레이터의 낮은 전류 구동 요건(IBIAS ≤ 1 mA)은 대부분의 CMOS 제품군과 호환되며 시간 영역 듀플렉스(TDD) 애플리케이션에서 5V 로직을 사용하여 LNA를 스위치하는 것이 가능하다(LNA를 끄면 전송 중 게이트 전류 증가로 인한 금속 이동을 방지함[10,11]).
소자의 임계 전압(VT), 순방향 트랜스컨덕턴스(gm) 및 RDS(on)는 온도에 따라 변할 수 있다. 그리고 동작점을 역으로 이동하도록 웨이퍼 간에도 변할 수 있다. 이 설계상에 한 칩에 바이어스 레귤레이터와 LNA를 가지면 VBIAS와 VGS 전압이 서로 "미러링하여" 여러 다른 웨이퍼 배치 간에 gm 변형과 온도 드리프트[12]를 보상하기 때문에 동작점을 안정화시킨다.
오프칩 회로
12개의 칩 외부 소자가 정합, RF 디커플링 및 바이어스를 위해 요구되었다. 이러한 기능은 칩 내부에 집적하는 것이 가능하지 않다.
C3, C6 및 L1은 게이트 바이어스에 RF 디커플링을 제공한다. C1-L3 L-네트워크는 그림 2에서처럼 소자의 S11을 Z0으로 변환한다. 입력 미드밴드는 완벽한 정합으로부터 의도적으로 벗어나, 그 결과 더 넓은 대역폭에 대하여 스미스 차트의 중앙을 "둘러쌀" 수 있었다[13]. 고역 통과 토폴로지는 저주파(LF)를 제거할 수 있고 6dB/octave 현상으로 인해 동작 주파수 f0 아래에서 게인이 증가하여 저주파 불안정을 일으킬 가능성을 제거하기 위해 선택되었다.
소자의 ZOUT는 f0에서 이미 50 ohm에 가깝고, 그 결과 더 이상의 매칭이 필요 없다. 따라서, C2와 L2는 각각 DC 블록과 쵸크(choke) 기능을 한다. 또, 고역 통과 특성을 전하여 LF 안정성을 더 향상시킨다. 첫번째 설계 반복에서, 권선형(wire-wound) 0402 인덕터가 L2에 사용되었고 그 결과 최저점(11GHz)에서 0.94의 Rollett 안정도 계수(k)가 나타났다. 후속 프로토 타입에서 L2가 적층형 0402 인덕터로 대체되었을 때, 가장 낮은 k가 10GHz에서 1.2로 마진을 가지며 향상되었다(그림 9 참조).
우리는 10GHz에서 적층형 인덕터의 낮은 Q가 이와 같이 향상된 안정성의 근거가 되었다고 가정하였다. 그림 3의 시뮬레이션에서는 L2에서 낮은 Q를 선택함으로써 k가 향상될 수 있다는 관찰 결과를 지지한다. L1 - L3에 선택된 칩 인덕터는 f0보다 높은 자기 공진 주파수(SRF)를 가져야 한다. 이러한 예방 조치를 통해 인덕터가 3.5GHz에서 예측가능하게 작동할 수 있다.
출력 및 입력 핀이 동일한 전압 공급(Vdd)으로 바이어스 되므로 출력 신호의 일부가 공유된 DC 경로를 따라 전도됨으로서 입력으로 되돌아와 문제를 일으킬 수 있다. 출력 및 입력 신호의 페이저(phasor) 추가는 게인 리플 및 심지어는 f0아래에서 발진을 일으킬 수 있다. 전원 공급장치를 통한 의도하지 않은 출력-입력 피드백을 피하려면, 디커플링 캐패시터 C3-C6를 통하여 AC 신호를 그라운드로 접지시켜야 한다. 작은 캐패시턴스와 큰 캐패시턴스를 결합하면 보다 넓은 주파수 스펙트럼에 걸쳐 억제가 가능해진다.
입력 매치의 고역 통과 응답에도 불구하고, 한정된 대역 외 차단 특성이 저주파 신호의 일부 누출을 생기게 한다. FET 게이트가 저주파에서 개방 회로에 가까워지므로 신호가 소스에 다시 반사된다. 입력 신호와 반사된 신호가 주파수 범위에 걸쳐 같은 위상으로 변화하므로, 이 신호들의 벡터합은 그림 4에서처럼 입력 반사 계수(ΓIN)에서 리플을 일으킨다. 리플 피크가 1을 초과하는 주파수에서 증폭기는 잠재적으로 불안정하다.
그리고 영향 받은 주파수에서 안정도 기준 k도 1보다 작다. R2와 C6로 구성되는 보호 회로는 반사된 신호에 저항성 종단을 제공함으로써 f0 아래의 리플을 감소시킨다. f0에서 약 8Ω의 리액턴스(X)에 대해 RF-접지 캐패시터 C3이 선택되었고, 그 결과 1 GHz 아래에서 C3은 점차 "사라진다". 그런 다음, 게이트에 의해 반사된 저주파는 R2로 방향을 바꾸고 병렬 캐패시터 C6을 통해 그라운드로 접지된다. 리플이 ~75MHz의 주파수 간격으로 발생했으므로 C6의 값은 이 주파수까지 효과적으로 바이패스(우회)할 정도로 충분히 커야 한다.
시간 영역 듀플렉싱(TDD)에서 LNA를 스위치하기 위해 RBIAS의 Vdd 끝은 0/5V 제어 로직으로 재 연결될 수 있다. 스위칭 시간은 RBIAS 와 C6의 큰 시상수(τ = RBIAS·C6)에 의해 제약을 받는다. 보다 빠른 턴온을 위해 C6을 C3과 동일한 값으로 줄일 수 있다. 이 검증 보드에서, 턴온 시간은 C6에서 10pF 값을 사용하여 약 0.6μS로 측정되었다.
치수가 21.5 × 18 mm sq.인 PCB는 10 mil Rogers RO4350상에서 코플래너(co-planar) 그라운드가 있는 마이크로스트립을 사용한다. 이 중간 가격대의 기판은 적당한 RF 성능을 갖추고 있고 FR4 제작 공정과 호환된다[14]. 얇은 RO4350 PCB는 자체적으로는 너무 유연하므로 추가적으로 1.2mm 두께의 FR4 레이어를 PCB의 접지면 쪽에 아교로 붙여 뻣뻣하게 하고 표준 에지-론치(edge-launch) RF 커넥터를 꼭 끼워 맞추기 위해 PCB 스택을 충분히 두껍게(1.45mm)한다.
MMIC 아래쪽의 중앙 패들과 4번 핀은 해로운 기생 효과를 최소화하기 위해 가능한 가장 짧은 루트를 사용하여 RF 접지에 연결되어야 한다. MMIC와 PCB 접지면 사이에 상당한 기생 인덕턴스가 존재하는 경우, 10GHz 이상에서 게인 감소와 발진과 같은 심각한 문제가 발생할 수 있다. 그림 5(b)에 표시된 예시 레이아웃에서, 아래쪽 접지면으로의 연결은 MMIC 아래에 바로 위치한 4개의 비아홀(via hole)을 사용하여 연결되었다. 좋은 RF 예처럼, 사용되지 않는 모든 MMIC 핀(5, 6 및 8)도 그라운드에 연결되었다.
RF 연결은 에지 론치(edge-launch) SMA-마이크로스트립 전환(Johnson Component P/N 142-0701-856)을 통해 이루어졌으며, DC 공급은 일직선의 2핀 PCB 헤더를 통해 연결되었다. 큰 캐패시턴스 값 때문에 0805 사이즈를 사용한 C5와 C6을 제외하고는, 다른 모든 RLC 부품은 0402 사이즈이다. 부품이 차지한 영역은 약 8 × 10 mm2이다.
부품 및 PCB 모델링
벤치에서의 튜닝을 최소화하거나 없애기 위해 프로토타입을 구축하기 전에 칩 외부 회로가 시뮬레이션에 의해 설계되었다. 대역 외 불안정성과 같은 잠재적 문제를 예측하는 것은 나쁜 PCB 레이아웃이 가공되는 것을 방지할 수도 있다.
정합 회로의 설계를 쉽게 하기 위해 MMIC의 S-파라미터(s2p)는 일반적인 바이어스 조건으로 주문 제작한 장치상에서 물리적 소자를 측정함으로써 얻었다. 이 특성 평가 장치는 프로토타입 LNA에 사용했던 동일한 PCB 재료(10mil RO4350)를 사용했다. TRL(thru-reflect-line) 기법으로 원시 데이터에서 장치 영향을 제거한 후, 결과로서 생긴 s2p 데이터는 소자와 PCB 풋프린트(즉, 소자 아래의 실장 패드와 기판)를 나타냈다. 그 후 s2p 파일이 회로 시뮬레이션용의 애질런트테크놀로지스 ADS2006A 소프트웨어에 임포트되었다.
첫번째 시뮬레이션 반복 중에, 칩 외부 부품은 단순화된 등가 회로를 이용하여 모델링되었다. 제조업체에서 제공하는 s2p 파일은 이와 같은 RLC 패시브를 모델링하는데 사용될 수는 있지만, 이 파일에는 부품값을 즉석에서 변경하는 편리함이 없고 시뮬레이터에서 튜닝 과정의 속도를 늦춘다. 또한, 캐패시터 제조업체에 의해 제공되는 s2p 데이터는 칩의 장축[15]을 따라 단일 레퍼런스면을 가지고 있고 따라서 병렬 연결된 캐패시터에 대해서만 정확하므로 유용성에서 심각히 제한되어 있다. RF 경로와 직렬인 캐패시터는 실제로는 터미널당 하나씩 즉, 2개의 레퍼런스면을 필요로 하는 2포트 디바이스이므로 이 데이터로 정확히 나타낼 수 없다.
RLC 부품의 단순화된 등가 회로는 Rhea[16]에 의해 설명된 대로 가장 중요한 기생 소자(parasitic element)를 직관적으로 선택함으로써 생성되었다. 2 또는 3소자의 등가 회로로 구성된 이들 부품 모델은 기본적인 공진에 대해서만 설명할 수 있는 반면에 실제 수동소자는 다중의 더 높은 공진을 가지고 있다. 측정 기반 모델과 같은 좀 더 정확한 모델링 기법은 다중의 더 높은 공진[17]을 커버할 수는 있지만, 개발하기 위해서는 추가적인 측정 및 컴퓨터 최적화가 필요하다.
LNA 임피던스 정합 설계를 위해, 우리는 주로 f0 주변의 주파수 범위에 관심이 있으므로 간단한 모델의 주파수 제한이 허용될 수 있다. 또한 s2p 파일을 제공한 많은 제조업체들도 주파수를 제한된다는 점에 주목할 필요가 있다. 즉, 대부분의 무라타(Murata) 칩 캐패시터는 6GHz로 특성 분석된다.
인덕터 모델은 데이터 시트에 게시된 대로 f0에 가장 가까운 주파수에서 지정된 일반적인 QUL 값을 사용했으며(일반적으로 제조업체에 따라 1.7GHz 또는 1.8GHz), 그런 다음 Q α √f 관계를 이용하여 3.5GHz와 그 이상으로 외삽했다. 인덕터의 기생 캐패시턴스(Cpst)는 게시된 일반적 SRF 값으로부터 계산되었지만, PCB 패드와 연관된 기생 캐패시턴스를 설명하기 위해 별도의 0.1 pF가 추가되었다. 캐패시터 모델에서 기생 인덕턴스(Lpst)는 벤더가 공급한 소프트웨어[18]에 의해 제공된 값을 따랐다.
L1 및 L3 예에서, 거의 근접한 인덕턴스 값이 시뮬레이션에 의해 결정된 후, 회로 모델은 후속 시뮬레이션을 위해 제조업체의 s2p 데이터로 교체되었다. PCB의 바이어스부(DC)는 RF 성능에 영향을 미치지 않을 것으로 예상되기 때문에 모델링되지 않았다. 에지 론치 SMA 잭(암나사)은 제조업체의 주어진 파라미터 값을 가지고 동축 라인에 대한 ADS2006A parameterized 컴포넌트를 사용하여 모델링되었다.
하지만, 동축마이크로스트립 인터페이스[19]에서의 불연속성은 무시되었다. 왜냐하면, 이들 파라미터를 추출하기 위해서는 측정을 하거나 또는 전자 기장 시뮬레이션과 같은 추가 작업이 필요하기 때문이다.
결과 및 논의
검증 보드의 Vdd 핀은 5V가 인가되었다. Idd 전류는 RBIAS(3.3kΩ)를 통해 60 ±5mA에서 설정되었다. 주요 파라미터는 3.5GHz 및 실내 온도로 지정되었다.
가장 중요한 설계 목표는 낮은 노이즈(F < 1 dB)와 동시에 좋은 반사 손실(IRL < -15dB)을 얻는 것이었다. 이러한 요건은 다이플렉서나 필터가 종단에 민감한 기지국(BTS) 시장 부문으로부터 생겨났다. 이전의 BTS 구현은 낮은 IRL과 F를 동시에 얻기 위해서 밸런스드 LNA의 입력 부분에 보통 아이솔레이터나 직교 커플러에 의존한다. 그러나 새로운 구현은 비용과 공간 상의 이유로 아이솔레이터나 직교 커플러의 제거를 추구해왔다.
그림 6에서, 3.5GHz에서 측정된 성능은 다음과 같다. IRL = -16dB, ORL =-12dB and ISO = -32dB. IRL 최소값은 의도했던 것보다 ~300MHz 낮게 발생했지만, 다른 요건이 이미 충족되었기 때문에 입력 매치를 다시 튜닝하지는 않았다. 게다가, 그것은 미드 밴드를 정확히 3.5GHz로 이동하기 위해 공통 E12 보다 더 정교한 LC 값을 필요로 할 것이다. -10dB RL 포인트에서의 대역폭이 입력과 출력 측에서 모두 1 GHz를 초과했으므로 매칭 소자의 허용 오차에 대한 내성은 좋을 것이다. 측정된 ISO는 유사한 크기의 단일 EpHEMT[3]보다 ~13dB 더 좋다.
시뮬레이션된 결과와 측정된 결과 간의 일부 불일치가 검토된 주파수 범위에 걸쳐 발생했다. 특히 IRL 면에서 그렇다. 이것은 패시브 및 PCB에 대한 단순화된 모델의 한계이다.노이즈 피겨는 3.5GHz에서 1 dB 약간 이하로 측정되었으며, 최소값은 앞에서 언급한 입력 매칭 오류로 인해 3GHz로 빗나갔다. 최소 F는 레퍼런스 단일 pHEMT 보다 ~0.1 dB 떨어진다. 17.6dB의 최대 게인이 2.6GHz에서 발생했지만, 15.6dB의 충분한 게인이 설계 주파수에서 여전히 유지되었다.
완성된 LNA는 잠재적 불안정성에 대해 철저히 조사되고 그 결과는 그림 8에 그래픽으로 묘사되었다. 통과 대역을 지나서, 게인은 14 및 18GHz에서 작은 변곡점을 나타내며 단조 감소된다. 피크의 가능한 원인은 부품 공진과 입력 출력 커플링이지만, 이러한 피크가 단위 게인 아래이므로 부적당한 크기의 금속 구내에서 공동 공진이 발생할 위험은 작다.
그래프에서는 또한 Rollett 안정 계수 k = (1 + |S11S22-S12S21|2 - |S11|2 - |S22|2)/ (2 |S12S21|)이며 안정도 D = |S11S22-S12S21|라는 것을 보여주고 있는데, 둘다 측정된 보드 레벨 s2p로부터 계산되었다. 측정 결과가 검토된 주파수에서 k > 1이고 D < 1이라는 것을 나타내고 있으므로, 양의 실수 부분(positive real part)을 갖는 종단에서 무조건 안정(unconditional stability)이 보장된다[19]. 10GHz 이상에서는, 측정 및 시뮬레이션 결과가 앞서 언급한 기본적 모델(rudimentary model)로 인해 일치 정도가 떨어졌다.
수신 부품의 비선형성 때문에, 인접 채널 신호는 3차 상호 변조 왜곡(IMD3: third-order intermodulation distortion)을 생성할 수 있다. 2f1-f2 또는 2f2-f1 관계에 의해 정의된 비선형성은 원하는 신호에 매우 가깝기 때문에 필터링하는 것이 불가능하다. 선형성에 대한 주요 측정인자인 OIP3(third order intercept point)는 펀더멘털 신호 전력(Pfund)과 IMD3 전력이 이론적으로 교차되는 지점으로 정의된다. 선형 지역에서, OIP3는 다음과 같이 등식 3을 사용하여 IMD3 진폭으로부터 계산할 수 있다.
식 3.
여기서, ΔIM은 dB 단위로 표시한 기본 전력과 상호 변조 곱 전력 간의 차이이다. 3500과 3501 MHz에서의 두 입력 톤이 이 설계를 검증하는데 사용되었지만, 다른 주파수 간격이 결과를 크게 변화시킬 것이라고 예상되지 않는다. 그림 10에 나타낸 바와 같이, Pi < -4dBm의 선형 동작 영역에서 OIP3는 ≥35dBm이며, 이것은 단일 pHEMT 보다 약 1 dB 떨어지지만 VDS가 캐스코드에서 반으로 줄기 때문에 주목할 만하다.
약 -6dBm 입력 드라이브 근처의 IMD에서 널(null)이나 스윗 스팟은 클래스 AB 작동을 나타낸다. 널(null)은 작은 신호 IMD와 큰 신호 IMD가 포화의 시작에서 역위상(out-of-phase)되어 발생되었다[20]. G를 낮추고 F[21]를 증가시켜 수신기의 감도를 줄이는 블로킹은 동일한 타워를 공유하는 강력한 송신기와 같은 비동기 간섭이나 또는 동시 전송 및 수신 기능[22]을 갖는 송수신기에서 써큘레이터나 듀플렉서를 지나 누설되는 전송과 같은 동기 소스에 의해 발생할 수 있다.
따라서 높은 게인 압축 임계값을 갖는 부품은 블로커를 좀 더 효과적으로 막을 수 있다. 게인 압축은 증가되는 열 발산과 함께 선형 지역을 넘어 구동되는 증폭기에서 비선형 전송 특성에 의해 주로 발생한다.
그림 10은 단일 레퍼런스 EpHEMT와 유사한 +19dBm의 출력 P1dB(output 1-dB compression point)를 보여준다. 캐스코드의 더 낮은 VDS에도 불구하고, GaAs의 더 낮은 전도도로 인한 더 적은 열 손실과 클리핑 전까지 더 큰 전압 스윙(voltage swing)을 허용하는 EpHEMT의 낮은 문턱 전압(knee voltage)(0.3 V) 때문에 높은 P1dB가 얻어졌다[23]. 클래스 AB 전력 증폭기와 같이, 전력의 제곱에 비례하여 전류 Id가 증가하도록 허용하는 것(즉, Id α Po2) 또한 설계의 높은 P1 dB에 기여한다.
감사의 글
본 저자는 어셈블리에 대해 M. D Suhaiza와 S. Punithevathi에 감사드리고 프로젝트 관리에 대해 C. C. Loh에게 감사드리며 본 논문을 검수해 주신 S. A. Asrul에게 감사드립니다. 아울러 본 논문의 출판을 승인해 주신 아바고테크놀로지스 경영진에도 감사드립니다.
참고문헌
[1] Agilent Technologies application note, "AN57-1 Fundamentals of RF and Microwave Noise Figure Measurements," [Online] Available: http://www.agilent.com
[2] I. Hunter, R. Ranson, A. Guyette, and A. Abunjaileh, "Microwave Filter Design from a Systems Perspective," IEEE Microwave Magazine, pp. 71-77, Oct. 2007.
[3] X. Lu, "Building a 3.3 to 3.8 GHz 802.16a Wimax LNA on FR4 material," Microwave Journal, Feb. 2006.
[4] U. L. Rohde, and T. T. N. Bucher, "Chapter 5: Amplifiers and Gain Control" in Communication Receivers: Principles and Design, pp. 220, McGraw-Hill Book Co., Singapore, 1994.
[5] A. A. Abidi, "Chapter 3: Low Frequency Radio Frequency ICs for Portable Communications" in RF And Microwave Circuit Design for Wireless Communications, L. E. Larson, Ed., Artech House, Norwood, MA., 1997.
[6] C. Baringer, and C. Hull, "Amplifiers for Wireless Communications" in RF And Microwave Circuit Design for Wireless Communications, L. E. Larson, Ed., Artech House, Norwood, MA., 1997.
[7] J. Madden, "Low Voltage Operation of GaAs Power Amplifier," Microwave Journal, Sep. 2006.
[8] K. Fujii and H. Morkner, "Single supply 1W Ku-band Power Amplifier Based on 0.25gm E-mode PHEMT," Microwave Symposium Digest, 2006.
[9] M F. Danneville, "Microwave Noise and FET Devices," IEEE Microwave Magazine, Oct. 2010, pp. 61-69.
[10] Avago Technologies application note no. 1299, "A Low Noise High Intercept Point Amplifier for 900 MHz Applications using the ATF-54143 PHEMT," [Online] Available: http://www.avagotech.com
[11] J. Rogers and C. Plett, Radio frequency integrated circuit design, Norwood, MA: Artech House, 2003, ch. 5.6 "Current Handling in Metal Lines"
[12] C. Blair, "Biasing LDMOS FETs for linear operation", Applied Microwave & Wireless, Jan. 2000, pp. 92.
[13] R. W. Waugh, "How to design RF circuits for high yields," RF Design, Oct. 2000, pp. 68-72.
[14] Rogers Corp. product specification "RO4000 Series High Frequency Circuit Materials," rev. 1.4, [Online] Available: http://www.rogers-corp.com
[15] Murata Inc. product specification, "About Characteristic Parameters of Murata Component Library," [Online] Available:http://www.murata.com
[16] R. W. Rhea, Oscillator Design and Computer Simulation, Atlanta: Noble, 1995, pp. 21-26.
[17] I. Bahl, Lumped Elements for RF and Microwave Circuits, Norwood, MA: Artech, 2003, chap. 2.4.5 and 5.4.4.
[18] Murata Manufacturing software, "Murata Chip S-Parameter & Impedance Library Version 3.6.0," 2004.
[19] L. Besser, "Avoiding RF Oscillation," Applied Microwave & Wireless, Spring 1995, pp. 46.
[20] P. M. Cabral, J. C. Pedro and N. B. Carvalho, "A Unified Theory for Nonlinear Distortion Characteristics in Different Amplifier Technologies," Microwave Journal, Apr. 2005.
[21] W. Domino, N. Vakilian and D. Agahi, "Polynomial Model of Blocker Effects on LNA/Mixer Devices," Applied Microwave & Wireless, Jun. 2001.
[22] O. K. Jensen, and et al, "RF Receiver Requirements for 3G W-CDMA Mobile Equipment", Microwave Journal, pp. 24, Feb. 2000.
[23] Der-Woei Wu, J. S. Wei, C. Su, R. M. Parkhurst, SL Fu, S. Chang, and R. B. Levitsky, "An enhancement-mode PHEMT for single-supply power amplifiers," HP journal, Feb. 1998.
그림 1 (a) LNA 회로 및 (b) PCB와 컴포넌트
그림 2 시뮬레이션된 입력 매칭 궤적
그림 3 L2의 unloaded Q의 함수로서의 시뮬레이션된 k vs 주파수. QUL을 10GHz에서 25로 부터 5로 감소시키면 k를 향상시킬 수 있다.
그림 4 R2-C6 저주파 종단 네트워크를 추가하기 전후의 측정된 입력 반사 계수.
그림 5 LNA의 2레벨 계층구조 모델 (a) 소자 S 파라미터 파일과 입력/출력 서브
모듈로 구성되는 탑 레벨, (b) 입력부 등가 회로 (c) 출력부 등가 회로
그림 6 측정되고 시뮬레이션된 입력 반사 손실(IRL), 출력 반사 손실(ORL) 및 역방향 아이솔레이션(ISO) 대 주파수
그림 7 측정되고 시뮬레이션된 잡음 지수(F) 및 게인(G) 대 주파수
그림 8 측정된 게인(G), Rollett 안정 계수(k) 및 안정도(D) 대 주파수
그림 9 측정된 출력 전력, 3차 상호 변조 전력 및 OIP3(third-order intercept point) 대 주파수
그림 10 측정된 G와 Id대 출력 전력(Po)
회원가입 후 이용바랍니다.
개의 댓글
댓글 정렬
BEST댓글
BEST 댓글
답글과 추천수를 합산하여 자동으로 노출됩니다.
댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
그래도 삭제하시겠습니까?
댓글수정
댓글 수정은 작성 후 1분내에만 가능합니다.
내 댓글 모음