A-SSCC

"대만과 일본의 논문의 채택률이 높은 이유는 학계뿐만 아니라 다양한 기관에서 활발한 연구 활동을 벌이고 있기 때문이다. 한국 반도체 산업의 발전을 위해서는 경기가 안 좋은 요즈음 오히려 산업계와 정부기관이 더욱 연구 개발에 관심과 참여하는 전략적 마인드가 필요하다"
- KAIST 유회준 교수 -

"지속 가능한 사회를 위한 친환경 회로(Green Circuits for Sustainable Society)"

올해로 5회 째를 맞이하는 아시아의 대표적 학술대회, A-SSCC(아시아 반도체 회로 학회)가 이번에는 저전력 친환경 기술을 주제로 연구성과를 발표한다. 한국, 일본, 대만, 중국을 중심으로 구성된 A-SSCC는 순번제로 개최지를 선정하는 데, 오는 11월16일부터 3일간 열리는 행사는 대만에서 개최된다.

A-SSCC는 반도체 기술 분야에서 아시아 최고 권위를 가진 학회이며 IEEE(전기전자 기술자 협회) 반도체 집적 회로의 공식 후원을 받는 국제 학회로 그 동안 반도체 분야의 학술적 이론과 산업적 기술을 아우르는 기술 교류의 산실로 성장했다고 주최 측은 평가했다.

학회의 모든 발표논문은 새로운 개념을 도입하여 설계한 칩을 실제 제작하여 측정한 결과를 바탕으로 하고 있다. 이 학회는 세계에서 가장 성장률이 높은 아시아를 중심으로 세계 학계 및 산업계의 반도체 분야 전문가들이 최신 연구 성과 및 정보를 교환하고 반도체 산업의 미래와 기술을 의논할 수 있는 기회를 제공하는 장으로 자리 매김하고 있다.

한국 논문 10편, 일본 대만 이어 3위

이번 대회는 세계 각국에서 총 279편의 논문이 제출되었으며 엄격한 심사를 거쳐 94편 최종적으로 채택되었다. 학회 기간 중에는 채택된 논문의 발표 뿐 아니라 포럼, 토론 등 최신 설계 기술 동향에 대한 다양한 교육 프로그램이 진행될 계획이다. 학회의 위원회는 한국, 일본, 중국 등의 학계와 산업계 전문가들로 구성되어 있으며 한국 삼성전자의 김창현 전무가 산업 프로그램의 의장직을 맡고 있다.

학회에서 주목을 받고 있는 논문들 중에는 한국의 연구 결과도 많이 포함되어 있다. 그 중 특히 카이스트에서 발표한 반창고 형태의 헬스케어 모니터링 센서가 눈길을 끈다. 이 센서는 헝겊 위에 전도성 금속을 스크린 인쇄한 뒤 헝겊에 고성능 센서 칩을 바로 집적한 것으로 기존 방식에 비해 면적을 94%나 줄일 수 있으며 전력 소모도 크게 줄어 학계의 비상한 관심을 받고 있다. 카이스트는 또한 휴대폰 간 데이터 통신과 같이 대용량의 데이터를 고속 통신해야하는 경우에 사용할 수 있는 유도결합 송수신기를 개발했다는 논문도 발표했다. 서울대에서 발표한 비디오 화면표시장치를 위한 클록 발생장치는 기존의 Integer-N PLL을 대체할 수 오픈-루프 클록 발생장치이다. FCI에서 개발한 칩은 저전압, 저전력 SoC로 이 칩은 사이즈를 최소화하였을 뿐만 아니라 하나의 광대역 밴드로 전 채널을 제공할 수 있도록 설계되었다.

한편 올 해 한국에서 채택된 논문은 10편으로 대만, 일본에 이어 3위에 머무르고 있다. 이는 작년에 채택된 22편의 절반에도 못 미치는 수치로 이 중 FCI에서 제출한 2편을 제외한 8편의 논문이 모두 학계에서 제출한 논문이다. 학회 이사회 멤버인 KAIST 유회준 교수는 "대만과 일본의 논문의 채택률이 높은 이유는 학계뿐만 아니라 다양한 기관에서 활발한 연구 활동을 벌이고 있기 때문이다. 한국 반도체 산업의 발전을 위해서는 경기가 안 좋은 요즈음 오히려 산업계와 정부기관이 더욱 연구 개발에 관심과 참여하는 전략적 마인드가 필요하다"라고 말했다.

A-SSCC에서는 이 외에도 반도체 설계 기술 증진을 위해 학생설계공모전(SDC: Student Design Contest)도 진행한다. SDC 위원회는 총 104편의 논문 중 우수한 11편의 논문을 최종 후보로 선택하였으며 이들이 개발한 칩 및 시스템을 학회 기간 동안 특별 부스에서 전시할 예정이다. 이 중에서 우수한 성적을 받은 3편의 논문에는 상이 수여되며 2010년 초에 열리는 ISSCC(International Solid-State Circuit Conference: 국제고체회로소자학회)에도 초청될 예정이다.

<신윤오 기자>

알테라, 40나노 Stratix IV GX FPGA 양산 착수

최신 세대 검증된 트랜시버 기술 채택

알테라(www.altera.com)는 40nm Stratix IV GX EP4SGX230 FPGA의 양산을 시작한다고 밝혔다.

Stratix IV 디바이스는 2008년 말에 출하를 시작했을 때 업계 최초의 40nm FPGA였으며 양산을 시작하는 유일한 40nm FPGA로서 시장의 주도권을 이어가고 있다. Stratix IV 제품군은 현재 출시된 제품으로서 가장 높은 밀도 및 가장 높은 성능의 FPGA를 제공하며 다양한 고객에게 고속 백플레인 및 케이블링 인터페이스, 칩-칩 인터커넥트, 프로토콜 브리징 애플리케이션에 이용되고 있다.

Stratix IV GX FPGA는 멀티 기가비트 인터커넥티드 시스템을 구축하는 디자이너들에게 전에 볼 수 없었던 전력, 성능, I/O 대역폭의 조합을 제공한다. 이 고성능 FPGA는 알테라의 최신 세대의 검증된 트랜시버 기술을 채택하였다. EP4SGX230 FPGA에 통합된 36개 트랜시버는 600Mbps~8.5Gbps의 데이터 레이트로 우수한 신호 무결성과 지터 성능을 제공한다. 이들 트랜시버는 PCI Express Gen1 및 Gen2(x1, x4, x8), 시리얼 RapidIO, 기가비트 이더넷, XAUI, CPRI(6G CPRI 포함), CEI 6G, GPON, SFI-5.1, Interlaken을 비롯한 다수의 주요 산업 표준 및 직렬 프로토콜을 지원한다. EP4SGX230 FPGA는 230K 로직 엘리먼트(LE), 13.9Mb의 임베디드 메모리, 1,288개 18×18 곱셈기를 특징으로 한다.

알테라의 컴포넌트 제품 마케팅 선임 이사인 루앤 쉬어메이터는 "40nm 노드에 있어 경쟁사들보다 훨씬 앞서 있음으로써 Stratix IV FPGA가 가장 널리 채택되는 40nm FPGA로 자리잡을 수 있게 되었다. 우리는 40nm 디바이스를 제공함에 있어서 계속해서 시장을 이끌어 갈 것이며 고객들에게 Stratix IV FPGA 제품군의 모든 제품을 제공하기 위해 정진할 것"이라고 했다.
 
회원가입 후 이용바랍니다.
개의 댓글
0 / 400
댓글 정렬
BEST댓글
BEST 댓글 답글과 추천수를 합산하여 자동으로 노출됩니다.
댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글수정
댓글 수정은 작성 후 1분내에만 가능합니다.
/ 400
내 댓글 모음
저작권자 © 테크월드뉴스 무단전재 및 재배포 금지