복잡한 EMI 필터 제거를 통한 절연 설계의 크기와 비용 절감
상태바
복잡한 EMI 필터 제거를 통한 절연 설계의 크기와 비용 절감
  • 선연수 기자
  • 승인 2019.04.18 08:42
  • 댓글 0
이 기사를 공유합니다

[테크월드=선연수 기자] 전자 시스템에서 절연이 필요한 이유는 다양하다. 고전압으로부터 사람과 장비를 보호하기 위해서 필요하며, 단순히 PCB에 원치 않는 접지 루프를 제거하기 위해 필요할 수도 있다. 공장 자동화, 산업 자동화, 의료 장비, 통신, 컨슈머와 같은 다양한 애플리케이션에서 절연은 필수적으로 요구된다.

이처럼 절연은 반드시 필요하나, 절연 설계는 굉장히 복잡하다. 제어된 전력이나 데이터 신호가 절연 장벽을 통해 전달될 때 전자기 간섭(EMI, Electromagnetic Interference)이 발생하고, 이같은 복사 방사(RE, Radiated Emissions)는 다른 전자 시스템이나 네트워크 성능에 부정적인 영향을 미칠 수 있다.

절연 기능을 갖춘 회로 설계 시, 절연 벽을 통해 전력을 전달하면서 그에 수반되는 복사 방사를 완화하는 것이 중요한 작업이다. 이를 위해 기존에 사용된 기법들은 효과적이나 단점이 존재한다. 전력을 전달하기 위해 디스크리트 회로나 트랜스포머를 사용하고, 이로 인해 귀중한 PCB 공간을 잡아먹게 되고 시간도 오래 걸린다. 이 과정들은 결국 비용의 상승으로 이어진다.

좀더 경제성이 뛰어난 솔루션은 트랜스포머와 관련 회로를 칩 패키지 안으로 통합하는 것이다. 이 방법은 보드 공간을 절약할 수 있고 설계의 복잡성과 비용 절감 효과가 있지만, 트랜스포머의 크기가 더 작아지는 만큼 권선 수가 더 줄어들게 된다. 따라서 필요한 전력을 이차 측으로 효율적인 전달을 하기 위해 더 높은 스위칭 주파수(최대 200MHz)를 필요로 한다.

이렇게 높은 주파수에선 트랜스포머 권선을 통해 일차 측에서 이차 측으로 기생 공통 모드(CM, Common-Mode) 전류가 결합될 수 있다. 절연 벽의 특성상 물리적 경로로는 CM 전류를 일차 측으로 귀환시킬 수 없다. 그러므로 절연 벽이 쌍극자(Dipole)를 형성함으로써, 에너지를 CM 전류로 방사한 후 일차측으로 귀환시킨다. 이로 인해 규격 적합성을 달성하기가 까다로워지는 것이다.

EMC 요건

제품을 시장에 판매하기 위해선 제품의 전자기 적합성(EMC, Electromagnetic-Compatibility) 규격 충족 여부부터 확인받아야 한다. 트랜스포머와 관련 회로를 크기가 작은 패키지로 통합하면 EMI가 발생하게 되고, EMC를 충족하기 위해 복잡하고 비용이 드는 복사 방사 완화 기법을 사용해야 한다.

EMC란 어떤 전자 시스템이 특정 사용 환경에서 다른 시스템에 간섭을 일으키지 않으면서도 적절히 동작할 수 있는 능력을 말한다. 전세계 모든 지역마다 EMC 규정을 마련해 제품마다 체크하고 있으며, 이때 제품의 사용 환경이나 애플리케이션 상에서의 복사 방사는 정해진 한계보다 낮아야 한다. 따라서 EMC 시험과 인증은 제품 개발 작업에서 필수적이다. EU 지역에서 판매되는 제품은 CE 마크를 취득해야 하며, 미국에서 판매되는 제품은 FCC 인증을 받아야 한다. 인증을 취득하려면 해당 시스템에 대해 일련의 EMC 테스트를 실시해야 하고, 산업용, 의료용, 통신, 컨슈머 환경에서 복사 방사는 통상 CISPR 11/EN 55011, CISPR 22/EN 55022, FCC Part 15가 적용된다.

[그림 1] 방사 허용 수준 등급

CISPR 11/EN 55011

이 표준은 산업, 과학, 의료(ISM)용으로 RF 에너지를 발생하는 장비에 적용되며, 장비를 두 개의 그룹으로 분류한다. 그룹 2는 RF 에너지를 의도적으로 발생시키며, 사용하는 모든 ISM RF 장비들이 여기에 해당된다. 이에 해당하지 않는 나머지 모든 장비들은 그룹 1로 분류된다.
CISPR 22/EN 55022

이 표준은 데이터와 원격통신 메시지의 입력, 저장, 표시, 검색, 전송, 처리, 전환, 제어 등이 기본기능이며, 정보 전달용으로 1개 이상의 단말 포트를 갖춘 정보기술 장비(ITE, Information Technology Equipment)에 적용된다. 해당 표준에 따라 ▲클래스 A: 산업용 애플리케이션과 비주거용으로 사용되는 장비 ▲클래스 B: 주거용 환경에 사용되는 장비로 분류하며, 각각의 클래스마다 서로 다른 방사 허용 수준을 적용한다.

클래스 B는 제품들간 거리가 좀더 근접한 주거용이나 경공업 환경에 적용되며(방송용 라디오나 TV 수상기로부터 10m 이내), 간섭 문제의 발생을 방지하기 위해 방사 허용 수준이 더 엄격하다(클래스 A보다 10dB까지 더 낮음).

[그림 2]는 CISPR 11/EN 55011, CISPR 22/EN 55022의 클래스 A, B의 방사 허용 수준을 나타낸다. 이 주파수 범위에서 CISPR 22/EN 55022 클래스 B를 충족하면 CISPR 11/EN 55011 클래스 B를 충족하는 것으로 간주한다.

[그림 2] 복사 방사 표준에 대한 방사 허용 수준

설계 초기 단계부터 EMC 고려하기

Intertek의 ‘Why 50% of Products Fail EMC Testing the First Time’에 따르면 EMC 인증 시험을 받는 제품의 50%가 첫 회 시험에서 불합격한다. 이는 관련 지식이 부족했거나, 설계 초기 단계에서 EMC 설계를 고려하지 않았기 때문이다. 기능적 설계가 완료될 때까지 EMC 문제를 뒤로 미루면 미룰수록 시간과 비용이 오히려 더 들 수 있다. 더구나 제품 개발 작업의 후반으로 갈수록 EMC 문제 해결을 위해 활용할 수 있는 기법들이 줄어든다. 제품의 어떤 측면을 변경하고자 하면 일정 지연이나 비용 상승이 불가피하기 때문이다.

설계 시간과 프로젝트 비용을 최소화하려면 가능한 조기에 EMC를 고려해야 한다. 부품 선택과 배치 또한 중요해, 이미 산업 표준을 충족하는 디바이스를 선택하면 규격 적합성을 좀더 수월히 충족할 수 있다.

EMI 완화를 위한 다양한 기법들

디스크리트 트랜스포머를 사용하는 기존 기법과 달리, 트랜스포머와 관련 회로를 칩 스케일 패키지(CSP)로 통합하면, 필요한 부품 수가 줄어들어 PCB 공간을 크게 절약할 수 있다. 대신 복사 방사가 증가해, 복사 방사 완화 기법을 사용해야 하며 그만큼 PCB 설계의 복잡성이 가중된다. 또한, 추가적인 부품 사용으로 트랜스포머 통합에 따른 비용 절감 효과는 줄어들 것이다.

예를 들어 PCB 차원에서 복사 방사를 완화하기 위한 일반적인 방법은 이차 측에서 일차 측으로 CM 전류를 위한 낮은 임피던스 경로를 만드는 것이다. 이것은 일차 측과 이차 측간 스티칭 커패시터의 사용을 통해 이뤄지며, 스티칭 커패시터로 디스크리트 커패시터나 임베디드 인터레이어 커패시터를 이용할 수 있다.

디스크리트 커패시터는 가장 덜 복잡한 솔루션으로 리드형 부품이나 표면실장 부품일 수 있으며, 2층 PCB에 사용하기에 적합하다. 하지만 가격이 비싸고 크기가 커, 특히 여러 개의 부품들이 탑재되는 절연 벽 주변의 귀중한 PCB 공간을 많이 차지하게 된다.

이보다 덜 이상적인 방법은 임베디드 스티칭 커패시터를 사용하는 것이다. 이 커패시터는 [그림3]처럼 PCB의 두 평면이 중첩될 때 형성된다. 이 커패시터는 병렬 평면 커패시터의 인덕턴스가 지극히 낮고 그에 따라 더 넓은 주파수 범위에 대해 효과적이라는 점에서 매우 유용하다. 이는 방사 특성을 향상시키지만, 적정한 커패시턴스를 달성하려면 층의 두께를 맞춤화해야 하고 PCB에 4개 혹은 그 이상의 층을 필요로 해, 설계 복잡성을 가중시키고 비용도 늘어나게 된다. 또한, 내부의 중첩되는 층간 공간은 해당 절연 규정 상의 최소 거리 요건을 충족해야 한다.

[그림 3] 중심 전력과 접지층간 내부 PCB 스티칭 커패시턴스 형성

스티칭 커패시터는 절연 벽을 가로질러, 하나의 접지 플레인에서 또 다른 플레인으로 AC 누설과 과도 응답이 결합될 수 있다. 대체로 스티칭 커패시턴스는 낮지만, 고전압 고속 과도 응답이 커패시턴스를 통해 절연 벽으로 상당한 전류를 주입할 수 있다. 정전기 방전, 순간적인 전기 변화, 서지 같이 혹독한 전자기 과도 응답이 발생할 수 있는 애플리케이션의 경우 이 점을 고려해야 한다. 

디스크리트 커패시터든 임베디드 커패시터든 스티칭 커패시턴스의 사용은 이상적인 완화 기법은 아니다. 복사 방사를 줄일 수는 있으나 추가적인 부품 사용, 복잡한 PCB 레이아웃 요구, 과도 응답에 대한 취약성 증가 등의 문제가 발생하기 때문이다. 따라서 이상적인 완화 기법이라면 스티칭 커패시턴스를 사용하지 않는 편이 나을 것이다. 그래야 비용과 PCB 설계 복잡성을 낮출 수 있다.

복잡한 완화 기법 사용은 그만

통합적인 절연형 전원 부품은 방사를 낮출 수 있는 수단을 칩 내부에 포함해야 하며 복잡한 외부 조치 없이도 시스템 차원의 방사 시험에 합격할 수 있어야 한다. 그러면 단순한 2층 PCB에 부품을 적절히 탑재하는 것만으로도, 여러 번의 보드 변경을 거칠 필요 없이 엄격한 방사 시험을 통과할 수 있을 것이다.

복사 방사가 낮은 절연 제품

아나로그디바이스(Analog Devices)의 차세대 isoPower 제품군은 새로운 설계 기법으로, 2층 보드에 스티칭 커패시턴스를 사용하지 않고도 많은 양의 복사 방사를 피할 수 있다. ADuM5020과 ADuM5028은 절연 벽을 통해 각각 500mW와 330mW의 전력을 제공하며, CISPR 22/EN 55022 클래스 B 허용 규정을 여유 있게 충족한다.

[그림 4] ADuM5020과 ADuM5028

ADuM5020은 16핀 광폭 SOIC 패키지로 제공되며, ADuM5028은 가장 작은 패키지 옵션이 8핀 SOIC이다. ADuM5020, ADuM5028은 3V와 5V의 전원 공급 옵션을 제공하며, 절연 정격은 3kV rms다.

복사 방사를 낮추기 위해 ADuM5020, ADuM5028은 뛰어난 코일 대칭과 코일 드라이버 회로를 가져, 절연 벽을 통한 CM 전류의 전달을 최소화한다. 또한, 주파수 대역 확산 기법을 적용해, 특정 주파수로 잡음이 집중되는 것을 줄이고 넓은 주파수 대역에 걸쳐 복사 방사 에너지를 분산시킨다. 가격이 저렴한 페라이트 비드를 이차 측에 사용해 방사를 더욱 낮출 수 있다. 이런 기법을 적용함으로써 RF 적합성 시험 때 피크 성능과 유사 피크(Quasi-Peak) 성능을 모두 향상시킨다.

[그림 5] 페라이트 비드를 사용한 ADuM5020 예시

[그림 5]는 이차 측에 VISO 핀과 GNDISO 핀 가까이에 페라이트 비드를 사용한 예시다. 다음에서 설명하는 방사 플롯은 무라타(Murata) BLM15HD182SN1을 사용하고 있다. 이 페라이트는 넓은 주파수 범위에 걸쳐서 임피던스가 높다(100MHz에서 1800ΩΩ, 1GHz에서 2700Ω). 또한, 페라이트 비드를 사용함으로써 쌍극자의 유효 방사 효율을 낮출 수 있다. [그림 6]과 같이 페라이트 비드의 임피던스로 인해 CM 전류 루프가 감소하고, 쌍극자의 유효 길이가 상당히 짧아진다. 따라서 쌍극자의 효율이 저하되며 방사가 감소한다.

[그림 6] 페라이트 비드를 사용함으로써 쌍극자의 효율이 저하된다.

ADuM5020, ADuM5028은 곧바로 대체할 수 있는 DC-DC 전원 솔루션을 제공한다. 풋프린트가 작고, 복사 방사 성능이 뛰어나며, 경제적인 가격대에서 복잡도가 낮은 솔루션을 지원한다. 설계 작업의 조기 단계에 이 제품들을 사용하면 EMC 요건을 수월하게 충족할 수 있다.

테스트 체임버에서 실시한 시험 결과

ADuM5020, ADuM5028을 CISPR 22/EN 55022 테스트 가이드라인에 따라 10미터 반무반향 체임버에서 테스트했다. [그림 7]은 통상적인 10미터 체임버를 나타낸다. 표준에서 정의한 대로, ADuM5020, ADuM5028의 평가 PCB를 안테나 캘리브레이션 지점으로부터 10미터 거리의 비전도성 테이블 위에 놓았다. DUT 가까이에는 다른 전도성 물체를 제거해, 측정 결과에 다른 영향을 미치지 않도록 해야 한다. [그림 8]은 DUT로부터의 높은 방사 주파수를 확인하는 데 사용되는 피크 스캔을 보여준다. 유사 피크 측정 시 테이블을 360˚로 회전시키고, 안테나 높이를 1미터에서 4미터로 높인다. 최악인 상황의 유사 피크 측정 결과를 기록하고 요구되는 허용 기준과 비교한다.

[그림 7] 10미터 체임버와 평가 PCB

테스트를 동안 외부 장비, 금속 표면, 케이블 등이 DUT의 방사 테스트에 간섭을 일으키지 않도록 해야 한다. ADuM5020, ADuM5028의 평가 보드 테스트를 위해 온보드 LDO 레귤레이터를 통합한 배터리를 사용했으며, 전원 전류 루프를 작게 하고 불필요한 케이블을 제거했다.

[그림 8]은 서로 다른 구성으로 ADuM5020, ADuM5028에 포착된 피크 플롯을 보여준다. ADuM5020, ADuM5028에 대역 확산 기법을 적용함으로써 넓은 대역에 걸쳐서 에너지가 분산된다는 것을 알 수 있다.

[그림 8] ADuM5020, ADuM5028 피크 플롯

[표 1]은 CISPR 22, EN 55022 클래스 B 허용 기준과 비교할 때 최악 상황의 유사 피크 측정 결과가 얼마나 여유 있는지를 나타낸다. ADuM5020은 5V 출력으로 100mA 부하(500mW)일 때, 5dB 이상의 여유를 두고 CISPR 22, EN 55022를 충족함으로써 상당히 높은 설계 유연성을 확보할 수 있다. 테스트 설비마다 테스트 체임버의 품질, 캘리브레이션, 장비 정확도가 다를 수 있다. 이로 인한 측정 결과에 발생할 차이를 고려해, 테스트 결과가 어느 정도 여유 있도록 하는 것이 바람직하다. 이 점을 지나칠 경우 개발 때와 다른 체임버로 최종 제품을 테스트했을 때 CISPR 22, EN 55022를 통과하는 데 문제가 생길 수도 있다.

[표 1] 테스트 결과

아나로그디바이스의 차세대 isoPower 제품군은 방사 요건을 충족하기 위해, PCB 차원의 복잡한 완화 기법이 필요 없는 컴팩트한 전원 솔루션을 제공한다. ADuM5020, ADuM5028은 절연형 설계를 위한 DC-DC 전원 솔루션으로서 다음의 방사 요건과 제품 표준을 충족한다.

▲CISPR 22/EN 55022 (Class B): 정보기술 장비(ITE)

▲CISPR 11/EN 55011 (Class B): 산업, 과학, 의료 장비(ISM)

▲IEC 61000-6-4: 일반 표준 – 산업용 환경의 방사 표준

▲IEC 61000-6-3: 일반 표준 – 주거용, 상업용, 경공업 환경용 방사 표준

▲IEC 61131-2: 프로그래머블 컨트롤러 – Part 2: 장비 요구사항과 테스트

▲IEC 621326: 측정, 제어, 시험 용도의 전기 장비

▲EMC 요구사항 – Part 1: 일반 요구사항

▲IEC 60601-1-2: 의료용 전기 장비 – Part 1-2: 기본적인 안전성과 필수 성능에 관한 일반 요구사항 – 부가 표준: 전자기 외란 – 요구사항과 테스트

▲IEC 61800-3: 가변 속도 전기 전력 구동 시스템 – Part 3: EMC 요구사항과 구체적인 테스트 기법

▲IEC 63044-5-1: 주택과 빌딩 전자 시스템(HBES), 빌딩 자동화와 제어 시스템(BACS) – Part 5-1: EMC 요구사항, 조건, 테스트 셋업

절연형 설계의 복잡성 완화

절연형 전원 설계는 지역별로 다른 적용 규격 요건을 충족해야 하기 때문에 까다로운 작업이다. 해당 요건을 충족하려다 보면 크기, 무게, 성능에 불리한 영향을 미치고, 그러지 않으면 EMC 적합성을 달성하기가 어려워진다.

이미 산업 표준을 충족하는 것으로 검증된 통합적인 디바이스를 사용하면 EMC 요건을 보다 수월히 달성할 수 있다. EMC는 가급적 설계 작업의 조기 단계에 고려할수록 효과적이며, 사후 처리는 바람직하지 않다. 스티칭 커패시터와 같은 완화 기법을 사용하는 것은 전자 시스템의 과도 응답 내성을 떨어트리고 비용과 설계 복잡성을 높인다. 아나로그디바이스의 차세대 isoPower 제품군은 스티칭 커패시터를 요구하지 않고 EN 55022, CISPR 22 클래스 B를 충족한다. ADuM5020, ADuM5028은 주파수 대역 확산 기법을 적용함으로써 특정 주파수로 집중되는 전력 레벨을 감소시킨다. 뛰어난 설계, 트랜스포머 코일 대칭성, 2개의 작은 페라이트 비드를 사용해서 절연 벽을 통해 이차 접지 플레인으로 CM 전류가 흐르는 것을 줄일 수 있다. ADuM5020, ADuM5028은 PCB 차원의 값비싼 복사 방사 완화 기법을 사용할 필요 없이 2층 PCB로도 충분히 여유 있게 CISPR 22, EN 55022 클래스 B를 충족해 비용을 절감할 수 있다.

 

글: 제임스 스캔론(James Scanlon) |아나로그디바이스 애플리케이션 엔지니어

자료제공: 아나로그디바이스


관련기사