EPNC(월간 전자부품 뉴스) UPDATED. 2018.6.21 목 19:06

상단여백
HOME 신제품 부품·센서
삼성전자, 미세화 한계 극복한 ‘2세대 10나노 D램’ 양산 시작차세대 빅데이터 분석, AI 시장에 최적화된 고성능 D램 솔루션 제공
이나리 기자 | 승인 2017.12.20 11:00

[EPNC=이나리 기자] 삼성전자가 반도체 미세 공정 개발 난제를 극복하고 세계 최초로 '10나노급 2세대(1y나노) D램'을 양산한다.
 
삼성전자는 지난 11월부터 세계 최소 칩 사이즈의 10나노급(1나노 : 10억분의 1미터) 8Gb(기가비트) DDR4(Double Data Rate 4) D램을 양산하고 있다. 2016년 2월에 '1x나노(10나노급 1세대) 8Gb D램'을 양산하며, 본격적인 10나노급 D램 시대를 연 삼성전자는 21개월만에 또다시  반도체 미세공정 한계를 극복했다. 
 
삼성전자는 차세대 극자외선(EUV) 노광장비를 사용하지 않고도 1세대 10나노급 D램보다 생산성을 약 30% 높여 글로벌 고객의 프리미엄 D램 수요 증가에 적기 대응할 수 있는 초격차 경쟁력을 구축했다.

삼성전자 2세대 10나노급 D램(1y)


 
삼성전자는 2012년에 양산한 2y나노(20나노급) 4Gb DDR3 보다 용량/속도/소비전력효율을 2배 향상한 이번 2세대 10나노급 D램 양산을 통해, 일부 응용처 제품을 제외하고 전면 10나노급 D램 양산 체제로 돌입할 계획이다.
 
한편 이번 2세대 10나노급 D램 제품에는 ▲초고속ㆍ초절전ㆍ초소형 회로 설계 ▲초고감도 셀 데이터 센싱 시스템 설계 ▲2세대 에어 갭(Air Gap) 공정 등 3가지 첨단 혁신 공정이 적용됐다. 
 
2세대 10나노급 D램은 '초고속ㆍ초절전ㆍ초소형 회로 설계'를 기반으로 기존 1세대 10나노급 D램 대비 속도는 10% 이상 향상됐고, 소비 전력량은 15% 이상 절감됐다. 
 
 '초고감도 셀 데이터 센싱 시스템 설계' 기술은 초정밀 전압차이 감지 시스템 개발로 셀에 저장된 데이터를 더욱 정밀하게 확인해 셀 데이터 읽기 특성을 2배 이상 향상시킨 기술이다.
 
 '2세대 에어 갭(Air Gap) 공정'은 전류가 흐르는 비트라인(Bit line) 주변의 미세 영역을 특정 물질 대신 절연효과가 뛰어난 공기로 채우는 공정 기술이다.  이 기술을 통해 비트라인 주변에서 발생되는 불필요한 전하량을 최소화해 초고감도 셀 개발이 가능하며, 셀 배열의 집적도를 향상 시켜 칩 사이즈를 대폭 줄일 수 있다. 
 
삼성전자는 이러한 첨단 혁신 공정 기술을 바탕으로 서버용 DDR5, 모바일용 LPDDR5, 슈퍼컴퓨터용 HBM3 및 초고속 그래픽용 GDDR6 등 차세대 프리미엄 D램 양산 기반을 업계 최초로 확보했다.
 
삼성전자 메모리사업부 진교영 사장은 "발상을 전환한 혁신적 기술 개발로 반도체의 미세화 기술 한계를 돌파했다."며, "향후 1y나노 D램의 생산 확대를 통해 프리미엄 D램 시장을 10나노급으로 전면 전환해 초격차 경쟁력을 더욱 강화할 것"이라고 강조했다. 
 
한편 삼성전자는 1y나노 D램 모듈의 CPU업체 실장 평가를 완료하고, 글로벌 주요 고객과 차세대 시스템 개발관련 기술 협력을 추진하고 있다. 또한 용량과 성능을 동시에 높인 10나노급 D램 라인업으로 서버, 모바일, 그래픽 시장 등 프리미엄 메모리 시장을 지속 선점해 나갈 계획이다. 

 

이나리 기자  narilee@epnc.co.kr

<저작권자 © EP&C News, 무단 전재 및 재배포 금지>

이나리 기자의 다른기사 보기
icon인기기사
여백
여백
여백
여백
여백
여백
여백
Back to Top