출력에 캐패시터 연결 시, 연산 증폭기 발진하는 이유

[테크월드=이나리 기자] 연산 증폭기로 용량성 부하를 가동하는 것은 까다로운 일이다. 만약 부하 캐패시턴스가 너무 높다면 불안정함으로 인해 연산 증폭기 출력이 발진될 수 있다. 따라서 적절한 위상 마진을 확보하는 것이 안정성에 필수적이다. 부하 캐패시턴스가 증가하면 위상 마진은 감소한다. 연산 증폭기 출력 오실레이트를 염두에 둘 때 가장 먼저 살펴봐야 할 사항은 부하다. 
 

부하 캐패시턴스는 PCB 및 프로브를 포함해 시스템에 기여하는 외부 또는 기생 캐패시턴스로 출력에 잘 연결된 어떤 캐패시터라도 포함할 수 있다. 캐패시턴스는 위상 마진을 줄이는 위상 지연을 추가한다. 내부 출력 저항과 결합된 부하 캐패시턴스는 게인과 위상 플롯을 이동시키는 극을 만든다. 이런 동작이 [그림 2]에서 설명되고 있다. 

 예를 들어, 온세미컨덕터의 NCS2005는 최대 1nF의 용량성 부하를 구동하도록 설계된 8MHz 연산 증폭기다. 부하 캐패시턴스가 증가함에 따라 어떻게 위상 마진이 더 빠르게 떨어지기 시작하는 지에 주목해보자. 

1 nF 부하 캐패시턴스를 가질 경우 위상 마진은 약 25-30° 떨어지는데 이는 경험상 시스템이 설계 되어야 하는 최소의 위상 마진이다. 25 pF의 작은 부하 캐패시턴스는 게인 및 위상 플롯에서 더 높은 주파수로 극을 움직이면서 위상 마진을 65°로 향상시킨다.

위상 마진을 향상시키는 또 다른 방법은 출력에 작은 직렬 저항을 추가하는 것이다. 여기에는 일반적으로 10 Ω 에서 50 Ω 의 저항 값이 사용된다. 이 직렬 저항은 본질적으로 연산 증폭기의 출력을 부하 캐패시턴스로부터 분리하는 것을 돕는다. 피드백은 직렬 저항 이전에 연산 증폭기의 출력으로부터 얻어진다. 외부 직렬 저항이 일반적으로 연산 증폭기의 출력 저항보다

크기 때문에 위상 편이는 주로 연산 증폭기 보다는 직렬 저항에서 나타난다. 
이 기술에서 예단할 수 있는 단점으로는 추가 저항으로 인한 DC 오류 또는 외부 R과 C로 생성되는 로우 패스 필터로부터의 제한적 주파수 응답이다. 그러나 이것을 피할 수 있는 다른 (더욱 복잡한) 기술이 있다.  
 

마지막으로 위상 마진을 향상 시킬 수 있는 다른 방법은 회로의 폐쇄 루프 게인을 향상하는 것이다. 출력 이득이 낮기 때문에 유니티 게인은 불안정성에 가장 민감하다. 

연산 증폭기를 선택할 때에는 위상 마진이 용량성 부하에 어떻게 응답하는지를 확인해야 한다. NCS2005와 같은 몇몇 연산 증폭기는 더 큰 부하를 구동하도록 설계 됐다. 다른 연산 증폭기들의 경우, 발진을 알아챘다면 위상 마진을 향상 시키도록 위의 기술 중 하나를 시도해 보길 바란다.  

<자료: 온세미컨덕터>