자일링스, 버텍스 울트라스케일+ FPGA에 56G PAM4 트랜시버 통합

[테크월드=이나리 기자] 자일링스는 버텍스 울트라스케일+(Virtex UltraScale+) FPGA에 56G PAM4 트랜시버 기술을 통합한다고 발표했다. 

16나노 핀펫(FinFET)+ FPGA 패브릭에 구축되고 검증된 이 디바이스는 버텍스 제품 라인을 확장시켜 차세대 이더넷 배치를 제공하고, 기존 시스템을 차세대 백플레인, 광학과 고성능 인터커넥트에 유연하게 마이그레이션 한다.

유선 통신, 데이터 센터, 무선 백홀 애플리케이션을 대상으로 하는 통합 디바이스를 사용하면, 개발자는 56G+ 라인 속도에서 데이터 전송의 물리적인 한계를 극복함으로써 기존의 인프라에서 대역폭을 두 배로 늘릴 수 있다. 

자일링스의 SerDes 테크놀로지 그룹 부사장인 켄 창(Ken Chang)은 "자일링스는 16나노 FPGA에 56G PAM4를 결합해 트랜시버 기술을 주도하고 있다"며, "이러한 새로운 디바이스는 검증된 FPGA를 기반으로 구축되며, 곧 배치될 광학, ASIC, 백플레인과 함께 다양하게 활용될 것이다"라고 전했다.