위상 동기 루프 시스템의 모델화 입문

위상 동기 루프(pase-locked loops, PLL)는 전자 시스템을 구성하는 기초적인 블록 중 하나다. PLL은 통신, 멀티미디어 및 다양한 애플리케이션에서 많이 이용되고 있다. PLL을 해설하는 이론 및 수학적 모델에는 리니어 및 비리니어 2가지 타입이 있다. 논리니어 이론은 현실적으로 설계하기에는 취급하기 복잡하여 곤란하다. 아날로그 PLL은 리니어의 제어 이론에 의해서 자주 모델화되고 있다.연속 시간 영역에 확실히 정의된 모델에서 시작하여 이 글에서는 리니어 제어 이론을 기초로서 디지털 PLL의 모델화 및 설계 수법을 소개한다.일정한 조건이 충족되는 한 리니어의 모델은 대부분의 전자적 애플리케이션에서 충분한 정밀도를 지니고 있는 것으로 알려져 있다.그림 1에 LCD 모니터 및 디지털 TV 애플리케이션을 목적으로 한 TI의 THS8083 디바이스의 블록도를 나타냈다. 이들 디바이스에서 PLL의 역할은 입력된 레퍼런스 수평 동기 신호(horizontal sync, HS)에 기초해서 픽셀 클록을 재생하는 것이다. 이 PLL은 이 글에서 소개하는 방법에 의해서 정확하게 모델화되어 있다.연속 시간 영역(S 영역)에서의 리니어 PLL 모델그림 2에서 PLL이 피드백 제어 시스템이라는 점을 쉽게 이해할 수 있다. 이 시스템은 아래의 부분에 의해서 구성된다.· 위상 검출기-입력 신호 Fin(t)와 피드백 신호 Ffeedback(t) 사이의 위상 차이를 검출한다.· 루프 필터 - 전형적으로는 로-패스의 특성을 지닌 필터이다.· VCO - 전압제어 발진기출력 주파수는 입력 전압의 함수로 되어 있다.S 영역에서 PLL의 리니어 모델위상 오차가 작다는 조건에 기초하면 수학적으로 sin(θ)=θ와 근사해져 PLL은 리니어 모델에 의해서 기술(記述)할 수가 있다. 그림 2는 리니어 PLL 모델의 블록도이다. 그림 3에서 θin(t)은 입력 신호의 위상이며 θfd(t)는 피드백 신호의 위상이다. 시스템은 연속적인 시간 영역에서 기술되기 때문에 각 부의 전달 함수는 플라즈마 변환의 포맷으로 주어진다.· 루프 필터의 전달함수 Glp H1(s) = 契契契契契 식 (1) Glp + S· VCO의 전달함수 GvcoH2(s) = 契契契 식 (2) S· PLL의 폐루프 전달함수 GlpGvcoHcl(s) = 契契契契契契契契契契契? 식 (3) S2 + GlpS + GlpGvco폐루프 전달함수(식 3)에서 이것이 2차의 시스템이라고 알 수 있다. 자동제어 이론에 의하면 2차 시스템의 전달함수는 보통 다음의 형태로 표현된다. ωn2Hs(s) = 契契契契契契契契契契 식 (4) S2 + 2ξωns + ωn2여기서 ωn은 자연 비제동 주파수이며 ξ는 댐핑비이다. 이 시스템은 표준 프로토타입 2차 시스템이라고 불린다. 2차 프로토타입 시스템의 전달함수에 기초해서 시스템의 특성 방정식은 아래와 같이 정의된다.Δ(s) = s2+ 2ξωns + ωn2 식 (5)특성 방정식의 해를 구함으로써 시스템의 2가지 극인 S0 및 S1을 얻을 수 있다.S0 = -ξωn+ jωn 1 - ξ2 = -α + jω 식 (6)S1 = -ξωn- jωn 1 - ξ2 = -α - jω 식 (7)여기서 α는 댐핑 계수이며 ω는 댐핑 주파수이다. 식 (6) 및 (7)에 기초해서 시스템의 ξ 및 ωn을 구하면 2차 프로토타입 시스템의 극을 결정할 수 있다. 이 2가지 파라미터는 대개의 경우 시스템의 성능에 관한 요구 사항을 지정하기 위해 이용된다. 실제로 시스템의 과도 응답 대부분은 이 2가지 파라미터에 기초해서 결정된다. 아래에 ξ 및 ωn에 기초해서 정해지는 성능 파라미터의 일람을 나타낸다. 이들 식의 산출에 대해서는 제어이론을 다룬 대부분의 책자에 소개되어 있다.댐핑 계수 α :α = ξωn 식 (8)댐핑 주파수 ω :ω = ωn 1 - ξ2 식 (9)센트링 시간 : 4ts = 契契契 식 (10) ξωn최대 오버슈트 시간 : πtmax = 契契契契契契? 식 (11) ωn 1 - ξ2최대 오버슈트 :M = 1 + e-πξ/ 1 - ξ2 식 (12)% 표시에 의한 최대 오버슈트 :Mpct = 100e-πξ/ 1 - ξ2 식 (13)여기까지 2차 시스템이 S 영역에서 정의되어 있으며 이 시스템은 ξ 및 ωn에 의해서 지정되는 성능의 요구 사항을 충족시킨다.이산 시간 영역(Z 영역)에서 PLL(DPLL)의 모델화여기까지 제시한 모델은 모두 연속 시간 영역에서의 것이었다. 이 모델은 아날로그 PLL에 직접 적용할 수 있다. 그러나 여기에서의 설계 요구 사항은 디지털 PLL에 대한 것이다. 보통은 이산 시간 제어 시스템의 출력 응답은 연속 시간 변수 t의 함수이기도 하다.때문에 목표는 ξ 및 ωn에 의해서 지정되는 시간 응답 성능에 대한 요구 사항에 일치한 시스템을 대응하는 Z 영역에서 2차 시스템에 할당하는 것이다.이산 시간 영역에서 PLL의 리니어 모델그림 4는 DPLL의 모델 블록도이다. Z 변환의 포맷에 의한 DPLL의 각 부의 전달함수는 아래와 같다.· 루프 필터의 전달함수 aZ - 1H1(Z) = 契契契契契 식 (14) Z - 1· 디지털 제어 발진기(DCO)의 전달함수 cZH2(Z) = 契契契契 식 (15) Z - 1Z-1은 지연 요소이며 대개의 경우 레지스터 또는 레지스터 어레이이다.블록도 및 각 부의 전달함수에서 PLL을 나타내는 선형 시 불변(Linear Time-Invariant, LTI) 모델을 얻을 수 있다. DPLL 모델의 폐루프 전달함수는 다음과 같이 도출된다. acZ - cH(Z) = 契契契契契契契契契契契契 식 (16) Z2 + (ac - 2)Z + (1-c)S 영역에서 Z 영역으로의 2차 시스템의 극의 할당Z 영역에서 2차 PLL의 전달함수는 일반적인 포맷으로 아래와 같이 표시된다. N(z)H(z) = 契契契契契契契契契? 식 (17) (Z - Z1)(Z - Z0)여기에 Z0 및 Z1은 Z 영역에서 시스템의 2개 극이다. S 영역에서의 해석에 대응해서 이산 시간 시스템의 특성 방정식을 나타내면 아래와 같다.Δ(z) = (Z-Z1)(Z-Z0) = Z2 - (Z1+Z0)Z+Z1Z0 식 (18)C1 및 C0은 특성 방정식의 계수로서 정의된다.C1= -(Z1 + Z0) 식 (19)C0 = Z1Z0이로써 특성 방정식을 간략화한 포맷으로 나타낼 수가 있다Δ(z) = Z2 + C1Z + C0 식 (20)이산 시간 변수의 정의 2에 따르면 Z 영역에서 이 시스템의 2개 극은 S 영역의 극에서 아래와 같이 할당된다. (- ξωnTs + jωn Ts 1 - ξ2)Z0 = eS0Ts = e 식 (21) (- ξωnTs + jωn Ts 1 - ξ2)Z1 = eS1Ts = e여기에 Ts는 이산 시스템의 샘플링 주기이다.Z 영역에 할당된 극 및 식 (19)에서 특성 방정식(식 20)의 계수 C0 및 C1은 파라미터 ξ 및 ωn을 이용한 포맷에서 아래와 같이 구해진다.C0 = e-2ξωnTs 식 (22)C1 = -2e-ξωnTsCOS(ωnTs 1 - ξ2 )다음으로 연속 시간 영역 시스템에 극을 할당함으로써 특성 방정식을 얻을 수 있다. 특성 함수는 시스템의 과도 응답에 크게 영향을 미치기 때문에 식 (20) 및 (17)이 DPLL의 전달함수를 결정하는 경우가 있다. 식 (17)의 분자는 정수의 스케일 계수이어도 되며 시스템의 성능을 조정하기 위해 영점을 도입할 수도 있다. 예를 들면 DPLL이 아키텍처에 기초한 식 (16)을 채용하는 거라면 극을 할당함으로써 전달함수가 결정된다. 다음의 섹션에서는 DPLL의 완전한 실현 예를 나타낸다.2차 DPLL의 실현이 섹션에서는 지금까지의 해석 결과 및 모델의 할당 결과에 기초해서 완전한 DPLL 시스템의 구성도를 나타낸다. 이 구성에 기초해서 각 기본 구성 블록을 기술한다.· 루프 필터 - IIR 필터에 의해 루프 필터를 설계한다. H1(z)은 전달함수이다. G1 + G2 - G1Z-1H1(z) = 契契契契契契契契契契 식 (23) 1 - Z-1여기에 G1 및 G2는 IIR 필터의 게인이다.· 디지털 제어 VCO 또는 이산 시간 발진기(discrete-time oscillator, DTO)는 전달함수 H2(z)를 갖고 있다. GvcoH2(z) = 契契契契契契 식 (24) 1 - Z-1여기에 GVCO는 이산 VCO의 게인이다.이들의 DPLL 시스템의 구성 블록에 의해 폐루프 전달함수는 아래와 같다. θvco(z) H1(z)H2(z)Z-1GpdH(z) = 契契契契 = 契契契契契契契契契契契契? 식 (25) θin(z) 1 + H1(z)H2(z)Z-1Gpd여기에서 Gpd는 위상 검출기의 게인이다.이 전달함수의 포맷을 다시 쓰면 다음과 같다. θvco(z) (g1+g2)Z - g1H(z) = 契契契契?= 契契契契契契契契契契契契契契 식 (26) θin(z) Z2+ (g1+g2-2)Z + (1-g1)여기에서 g1=GpdGVCOG1이며 g2=GpdGVCOG2이다.DPLL의 특성 방정식 Δ(z)(식 20)를 비교함으로써 아래의 식을 얻을 수 있다.C0 = 1 - g1 식 (27)C1 = g1 + g2 - 2g1 및 g2를 식 (27) 및 식(22)에 따라서 풀면 아래의 식이 얻어진다.g1 = 1 - e-2ξωnTsg2 = 1 + e-2ξωnTs -2e-ξωnTsCOS(ωnTs 1 - ξ2 ) 식 (28)식 (26) 및 식 (28)에서 DPLL의 모델이 완전한 형태로 얻어진다.DPLL 시스템의 안정성 및 정상 오차에 대한 고찰DPLL 시스템의 안정성DPLL을 설계하는 데 있어서 필수 조건으로 DPLL 시스템의 안정성이 있다. 기본적으로 이산 시간 시스템의 안정 상태는 특성 방정식의 근이 Z 평면 내의 단위 원 │Z│=1의 내부에 있는 경우 실현된다. 보통 시스템이 실현된 후 수치계수를 특성 방정식에 대입할 수가 있다. 특성 방정식을 수치적으로 풂으로써 해의 위치에서 시스템이 안정한지 불안정한지를 판별할 수 있다. 그러나 수치계수는 이 프로세스의 첫 단계에서는 얻을 수 없기 때문에 이 방법은 DPLL을 실현할 때에는 기술적으로 곤란하다.이산 시스템의 안정성을 판별하기 위한 가장 효율적인 방법으로서 Jury의 안정성 기준이 있다. 이 방법에 의하면 방대한 수치 계산 및 시뮬레이션을 수행하지 않고 DPLL의 설계를 최적화된 안정적 시스템으로 신속하게 처리할 수 있다. 이것은 안정 상태를 판별하기 위해 2차의 DPLL 시스템에 대해 직접 적용할 수 있다. 이 판별 기준에 의하면 필요하고 충분한 조건은 2차 시스템의 특성 방정식Δ(Z) = a2Z2 + a1Z + a0 = 0 식 (29)이 단위원상 또는 단위원의 바깥쪽에 해가 오지 않도록 아래의 조건을 충족시키는 것이 필요하다.Δ(1) > 0Δ(-1) > 0 및|a0| < a2이 조건을 식 (26)의 분모에 적용함으로써 DPLL의 안정 조건 범위는 아래와 같이 구해진다.0 < g1 < 2 식 (30)0 < g2 < 4 식 (31)DPLL의 정상 오차 해석DPLL의 정상 오차 해석은 PLL의 설계에서 매우 중요하다. 지금까지 안정된 시스템에 대해 해설했기 때문에 DPLL의 위상 및 주파수의 정상 오차에 대해서도 알아보기로 한다. DPLL 시스템의 위상 및 주파수의 오차는 시스템이 정상 상태에 달하면 제로가 되는 것으로 증명된다.위상 오차 해석입력 신호가 스텝상으로 변화했다고 가정한다. 시간 영역에서는 입력 신호의 위상 변화는 스텝 함수를 이용해서 표현된다.Θin(t) = ΔΘ × u(t) 식 (32)여기에서 ΔΘ는 입력 신호의 변화를 나타내는 정수이다. 식 (32)에 Z 변환을 적용해서 다음 식을 얻는다. ΔΘ × ZΘin(z) = 契契契契契契? 식 (33) Z - 1리니어 모델에 기초해서 DPLL의 위상 스텝 입력에 대한 응력 응답은 다음과 같이 표현할 수가 있다.Θfd(Z) = H(Z)×Θin(Z) = ΔΘ×Z(acZ - c) 契契契契契契契契契契契契契契契契契? 식 (34) (Z - 1)[Z2 + (ac - 2)Z + (1 - c)]식 (34)에 의하면 MATLAB 등 기존의 소프트웨어 툴을 이용해서 수치 해석을 할 수 있다. 이렇게 해서 실현된 DPLL의 정상 오차를 관찰할 수 있다. 여기서는 일반적인 해석 결과에 초점을 두기로 한다.E(Z)을 위상 오차 함수라고 하면 이 정의에서 E(Z)를 아래와 같이 표현할 수 있다.E(Z) = Θin(Z) - Θfd(Z) 식 (35)식 (35)에 식 (34)를 대입해서 다음 식을 얻는다.E(Z) = [1 - H(Z)] Θin(Z) 식 (36)식 (36)에 식 (33) 및 (16)을 대입해서 아래의 위상 오차 함수를 얻는다. ΔΘZ(Z - 1)E(Z) = 契契契契契契契契契契契契契契 식 (37) Z2 + (ac - 2)Z + (1 - c)최종치 정리에 의해 다음 식이 얻어진다.lim k→∞ e(kT) = limz→1 (1 - Z-1)E(Z) 식 (38)이 정의에 따르면 시간 영역에서 e(kT)의 최종치인 정상 오차가 구해진다. 최종치 정리를 이용하기 위한 조건은 (1-Z-1)E(z)가 Z 평면의 단위원 │Z│=1의 위 또는 그 바깥쪽에 오지 않는 것이다. 이 조건을 충족시키기 위한 수법은 이미 확립되어 있다.식 (38)에 식 (37)을 대입해서 다음 식을 얻는다. ΔΘZ(Z- 1)lim k→∞ e(kT) = limz→1 契契契契契契契契契契契?= 0 식 (39) Z2+(ac-2)Z +(1-c)결론 : 입력 신호 S의 위상이 스텝적으로 변화하면 DPLL의 위상 오차는 최종적으로는 폐루프 시스템에 의해서 제거된다.주파수 오차 해석입력 신호가 주어지고 t=0이라고 하고 주파수가 ω0에서 ω1로 변화하고 Δω=ω1-ω0이라고 하자. 이때 입력 위상은 다음 식으로 표현된다.Θin(t) = Δω × t × U(t) 식 (40)식 (40)에 Z 변환을 적용하고 이것을 Z 영역으로 변환한다. ΔωTZΘin(Z) = 契契契契契? 식 (41) (Z - 1)2식 (36)에 식 (41) 및 (16)을 대입해서 아래의 주파수 오차 함수를 얻는다. ΔωTZE(Z) = 契契契契契契契契契契契契契契 식 (42) Z2 + (ac - 2)Z + (1 - C)식 (42)에 최종치 정리를 적용해서 시간 영역에서의 정상 오차를 얻는다.lim k→∞ e(kT) = limz→1 (1 - Z-1)E(Z) = ΔωT(Z - 1)limz→1 契契契契契契契契契契契契 = 0 식 (43) Z2+(ac-2)Z+(1-C)결론 : 입력 신호의 주파수가 스텝적으로 변화하면 DPLL의 위상 오차는 최종적으로는 폐루프 시스템에 의해서 제거된다.설계 예다음에 설계 예 및 시스템의 시뮬레이션/측정 결과를 나타낸다.설계 조건· PC 그래픽스의 VGA 출력신호의 픽셀 클록을 재생하는 디지털 PLL을 설계한다.· VGA의 수평 동기 신호 HS의 주파수는 fs=60023Hz이며 Ts=0.00001666sec이다.· 픽셀 클록 주기 Tp와 수평 동기 주기 Ts의 관계는 Ts=1312Tp이다.· PLL 동기 시간은 15msec 미만이다.· 동기 획득 프로세스에서 하나의 오버슈트가 발생한다.이러한 조건에 기초해서 아래의 성능 파라미터를 얻을 수 있다.ξ =0.707ωn =2π 100rad/sfs=60023Hz, Ts=0.00001666s이들 파라미터에 기초해서 식 (22) 및 (28)에서 C0, C1, g1 및 g2가 산출된다.C0 = 0.9853C1 = -1.9852g1 = 0.0147g2 = 0.0001성능 사양에 적합한 DPLL의 전달함수는 아래와 같이 구해진다. 0.0148Z - 0.0147 H(z) = 契契契契契契契契契契契契契契契? 식 (44) Z2 - 1.9852Z + 0.9853Z 영역에서의 모델에 기초해서 DPLL 시스템의 성능을 시스템 레벨로 시뮬레이션할 수가 있다. 그림 6 및 7에 이 모델에 기초한 시뮬레이션 결과를 나타낸다.물리적으로는 이 DPLL은 아래와 같이 실현된다.· 위상 검출기-입력 신호를 샘플해서 위상 오차를 계산하기 위한 고속 카운터· 루프 필터 - DDS(direct digital synthesis) 발진기. PLL 시스템의 관점에서 DCO는 VCO와 같은 기능을 갖고 있지만 디지털 영역에서 실현되기 때문에 DCO의 출력 주파수는 입력 디지털 값의 함수가 된다.

회원가입 후 이용바랍니다.

개의 댓글

회원로그인

작성자 비밀번호

댓글 내용입력

댓글 정렬

최신순 추천순 답글순

BEST댓글

BEST 댓글 답글과 추천수를 합산하여 자동으로 노출됩니다. 닫기

더보기

오영관 (webmaster@techworld.co.kr)

기자의 다른기사 보기

저작권자 © 테크월드뉴스 무단전재 및 재배포 금지