2부: 휴대전화의 진화와 모바일 컨버전스의 조건

휴대전화의 전력증폭기(PA)는 전류소모가 가장 높은 부품으로, PA의 평균 전류를 효과적으로 줄이면 통화시간을 크게 증가시킬 수 있다. 애질런트 테크놀로지스 반도체 사업부문은 저 출력과 중간 출력 모드에서는 PA 드라이버단만 작동하고, 고출력 모드의 경우에만 고 전력 PA 최종단까지 사용되는 새로운 PA 설계 개념에 대해 소개했다. 이 기술은 PA의 평균 전류를 줄이며 구현하기가 상당히 용이하다. 이 기술이 일정 용량의 배터리에서 통화시간을 늘리는 데 효과적인 중요한 이유는 휴대전화를 실사용 조건에서 사용했을 때 출력 확률 분포 함수의 이해에 바탕을 두고 있다는 것이다.핸드셋 전력증폭기의 주요 요구조건선형성: 전력증폭기의 선형성은 CDMA2000 시스템의 ACPR(adjacent channel power ratio) 및 WCDMA 시스템의 ACLR(adjacent channel leakage ratio)과 같은 핵심 핸드셋 성능 사양에 직접적인 관계가 있다. 다른 채널이나 시스템에 간섭을 막으려면 극한의 조건에서도 이러한 사양을 만족해야 한다.전력부가효율; PAE(Power Added Efficiency): PAE는 DC 전력 소모에 대한 전력증폭기에 의해 증폭된 RF 전력의 비율이다. Pout-PinPAE(%)= 契契契契契契契 ×100% Vcc×Icc기존의 3G PA 설계는 고 전력 모드에서 높은 효율(PAE)을 얻는데 중점을 두었다. 예를 들어, E-pHEMT(enhancement mode pseudomorphic high electron mobility transistor)를 이용한 기존의 CDMA PA는 +28 dBm 출력에서 40%의 PAE를 얻을 수 있지만 중간 출력 전력이나 낮은 출력 전력 모드에서는 PAE 성능이 상당히 낮아진다.스테이지-바이패스 3G PA 설계 개념은 고 출력 전력 모드에서 효율성을 최적화 하기보다는 고, 중 및 저 전력 모드가 사용되는 실제 작동 조건에서 전반적으로 긴 통화시간을 얻는데 중점을 둔다. 드라이버단 및 출력단의 선형성, 출력 및 이득(Gain)을 적절히 선택한다면 전반적으로 효율을 높여 통화시간을 크게 개선시킬 수 있다.이득 제어CDMA 또는 WCDMA 전력증폭기에는 아날로그 또는 디지털의 두 가지 바이어스 제어가 사용된다. 아날로그 바이어스 제어의 경우, 기저대역 칩셋에서 가변 아날로그 전압을 안전적으로 공급하는 것이 “ON” 또는 “OFF” 디지털 제어 전압을 사용하는 것보다 어려운 문제가 일부 작용하여 더욱 복잡하다.또한 아날로그 제어 전압을 변화시키면 전력증폭기의 이득 평탄도에 영향을 미쳐 핸드셋 출력의 교정이 더욱 어려워지는 경우가 자주 있다. 최근의 3G PA 설계에는 일반적으로 디지털 제어를 사용한다.PA가 통화시간을 연장하는 방식대부분의 경우, 전력증폭기의 고 전력 PAE를 상당히 높여도 통화시간은 약간만 개선된다. 그림 1은 실제 CDMA 시스템에 대해 계산된 핸드셋 출력 확률 분포 함수를 바탕으로 이러한 상황을 보여준다.그림 1에 나타낸 것처럼 휴대전화를 도시나 교외에서 사용하는 모든 경우에 출력은 -10 dBm~+10 dBm(중간/저 전력 범위) 범위에서 가장 집중된다. 극소수의 경우인 교외 지역에서만 상당한 시간동안 고 출력이 사용될 확률이 높다. 그 결과 고 출력 전력 PAE를 개선하는 데만 치중하는 경우 통화시간이 크게 개선되지 않기 때문에 중간 및 저 출력 전력 PAE에 집중하여 설계를 해야만 통화시간 개선의 효과가 있다.그림 1은 또한 저, 중, 고 출력 전력 작동 시에 여러 종류의 전력증폭기(PAM; power amplifier module)에 대한 상대적 전류 소모량을 보여준다. 그림 1에서 기존의 PAM이 Smart 또는 아날로그 PAM과 비교하여 중/저 출력 전력 범위에서 가장 높은 전류 소모량을 보인다. 이는 기존 PAM의 이득이 모든 전력 범위에서 거의 고정되어 있기 때문이다. Smart PAM은 디지털 바이어스 변조를 사용하여 중/저 출력 전력 모드에서의 이득을 약간 감소시킴으로써 전류 소모량을 다소나마 개선시킬 수 있다. 아날로그 제어 PAM은 이득 제어에 가변/아날로그 바이어스를 사용한다.이 기술은 통화시간을 약간 개선시킬 수 있지만 동시에 이득에 상당한 변화를 유발한다. 1세대와 2세대를 포함한 CoolPAM 기술은 고유한 디지털 바이어스 스위칭과 적절한 이득 제어를 함께 사용하기 때문에 CoolPAM 증폭기는 중/저 전력에서 작동 시 전류소모를 크게 줄일 뿐 아니라 유휴 전류를 감소시킬 수 있다.수식 1: 평균 전류와 통화시간 간의 관계:평균 전류 =∫(PDF×전류) dp통화시간∝평균 전류-1참고: PDF = 확률 분포 함수(그림 1)PA 평균 전류는 가능한 모든 출력 전류에 -50 dBm~+28 dBm 출력 범위에서 해당 사용 확률을 곱한 값에 걸쳐 적분한다. 통화시간은 이 평균 전류에 반비례한다.이 관계로부터 평균 전류는 시스템의 전력 사용 분포를 바탕으로 한다는 것을 쉽게 알 수 있다. 결과적인 3G PA 설계 기준은 이 원리에 따라 중/저 출력 전력 PAE를 개선하고 중/저 출력 전력 전류 소모를 줄이는 것이다.기존 시스템과 최적 3G PAM에 숨겨진 설계 개념그림 2에서 설계 개념을 볼 수 있다. 기존의 PA는 일반적으로 고정된 이득 증폭기로 설계되어 +28 dBm 출력의 고 출력 모드에서의 일반적인 PAE는 40%이지만 +16 dBm 출력에서의 일반적인 PAE가 8~10%에 불과하다. 출력이 증가할 때 대부분의 전력증폭기 설계는 선형성과 ACPR이 모두 저하되는 특성을 가지고 있으며, 특히 PA의 출력이 포화에 접근하는 경우에는 ACPR 값이 크게 증가한다. 중간 및 저 전력 모드의 경우 ACPR 사양을 만족시키는 것은 어렵지 않다.최적화된 3G PAM 설계 개념에서는 일반적으로 고/중/저 출력에 두 레벨의 이득값을 설정한다. 핸드셋을 고 전력에서 작동시켜야 하는 경우, PA를 고 이득 모드로 설정할 수 있지만 저 출력의 경우 저 이득 모드도 지원할 수 있다. 이런 식으로 PA 이득을 변화시킴으로써 중/저 전력 작동에서 전류 소모를 크게 줄일 수 있다.이러한 프로세스를 통해 최적화된 3G PA는 기존의 8~10%와 비교하여 약 20%의 중간 전력 PAE를 제공할 수 있다. 저 전력 저 이득 모드에서 ACPR 값은 다소 나빠지지만 ACPR은 규격을 만족할만한 충분한 여지를 제공한다.최적화된 PA 설계 구현그림 3의 블록 다이어그램에 나타낸 것처럼 스테이지-바이패스 PA를 구현하는 것은 매우 쉽다. 핸드셋에 고 출력이 필요한 경우, 두 번째 스테이지를 분로시키는 스위치가 열려 전송 신호가 직렬 연결된 두 스테이지에 의해 증폭됨으로써 +28 dBm 출력에 도달한다. 핸드셋에 중간 또는 저 출력이 필요한 경우 스위치가 닫혀 두 번째 스테이지를 우회하고 스테이지 바이어스를 해제한다. 필요한 조건은 첫 번째 스테이지가 중간 및 저 전력 작동에 필요한 선형성과 출력 성능을 제공할 수 있어야 한다는 것이다.바이패스 기능을 구현하는 가장 간단한 방법은 트랜지스터를 스위치로 사용하는 것이다. 트랜지스터는 작동을 위해 전류가 필요하고 추가적 전류 소모로 증폭기의 총 전력 소모가 증가한다는 단점이 있다. 애질런트의 CoolPAM 전력증폭기에서 스위치 기능은 분로 전송선의 임피던스를 변화시켜 구현된다.평균 전류의 비교그림 4는 최적화된 PA가 도시와 교외 지역 모두에서 기존의 PA와 비교하여 평균 전류 소모가 더 낮다는 것을 보여준다.구체적으로, 평균 전류는 확률 분포 함수를 곱한 각 출력의 합계를 적분하여 계산할 수 있다. 도시 지역에서 작동하는 기존 PA의 경우, 통상적 평균 전류는 118 mA이며 교외 지역은 136 mA이다.이와 비교하여 스테이지-바이패스 3G PA의 평균 전류는 36 mA 이하이다. 850 mA/H 배터리가 사용되고 기저대역 칩셋의 평균 전류 소모량이 200 mA라고 가정했을 때, 기존 PA의 경우 도시 지역에서 통화시간이 160분이고 교외 지역에서는 152분이라는 결과가 나온다. 바이패스 스위칭 트랜지스터의 추가 전력 소모를 없애는 애질런트 CoolPAM PA는 도시 지역에서 224분의 통화시간을 제공하여 64분 이상 통화시간을 개선시킬 수 있다.
이 기사를 공유합니다
저작권자 © 테크월드뉴스 무단전재 및 재배포 금지