- ST의 혁신적인 SPEAr 제품군의 첫 번째 칩 샘플 출시. 새로운 칩은 고급 ARM 구조에 기반하고 있으며, 다양한 주변기기 세트와 구성 가능한 로직 뱅크를 갖추고 있어 전례 없이 여러 애플리케이션의 유연성과 타임투마켓을 실현STMicroelectronics (NYSE: STM)는 프린터, 스캐너, 기타 내장형 제어 애플리케이션의 디지털 엔진 등의 다양한 애플리케이션에 적용되는 구성 가능한 시스템온칩 IC 제품군의 첫번째 IC를 성공적으로 제작하였다고 발표했다. 이로서 ST는 고객이 현재 및 미래에 필요로 하는 완벽한 로드맵을 제공하게 되었다.이 제품은 ST의 SPEAr (Structured Processor Enhanced Architecture)에 기반하고 있으며, ARM 코어를 완벽한 IP (intellectual property) 블록 세트 및 구성 가능한 로직 블록과 통합하였다. 구성 가능한 로직 블록은 완벽한 커스텀 설계 방식이 요구하는 빠른 시간 및 소비용으로 중요한 기능을 신속하게 고객맞춤화하면서, 거의 동등한 유연성 및 기능을 구현해 준다.이 제품군은 기존 하드웨어 및 소프트웨어 블록의 재사용을 극대화하는 산업 표준 ARM 코어에 기반을 두고 있다. 이 구조에는 접속용으로 입증된 수많은 IP, 메모리 인터페이스 및 고성능 내부 버스 시스템이 있다. 마지막으로 고객들은 고객 맞춤이 가능한 내장된 로직 블록으로 완벽한 ASIC 설계를 시작하지 않고도 자체 독점 IP를 ASSP (application-specific standard product)에 추가하여 특정 시장을 위한 최적화된 솔루션을 신속하게 개발할 수 있다.ST의 컴퓨터 시스템 사업부 총괄 매니저인 비토리오 페두토 (Vittorio Peduto)는 "SPEAr는 업계에서 신개념 기술이다. 이 혁신적인 제품군으로 고성능 및 완전 고객 맞춤형의 첨단 기술을 쉽게 사용할 수 있으며, 완벽한 ASIC 방식의 높은 유연성과 ASSP 방식의 저비용 소유 사이의 격차를 없앨 수 있다. 또한 설계 사이클타임을 단 몇 주로 줄이고, 매우 낮은 개발비로 전자빔을 사용하여 시제품의 소요 시간을 며칠로 단축시킨다. 본격적인 양산은 최종 RTL을 이용할 수 있는 시점으로부터 6 ~ 8주 후 예정되어 있다. SPEAr 기술은 지금까지 이러한 수준의 복잡성과 성능이 불가능했던 시장에서 유례없는 출시 시간을 허용한다"고 말했다.새로운 제품은 데이터 TCM (Tightly Coupled Memory) 및 명령 TCM 각각 8kbyte의 데이터 캐시, 명령 캐시를 갖추고 192MHz로 실행되는 1개의 ARM946ES, 3개의 USB2.0 포트 (호스트 및 소자 포트 모두 포함), 1개의 이더넷 10/100 MAC, 1개의 16채널 8비트 A/D 컨버터, 1개의 I2C 인터페이스, 3개의 UART, 다수의 메모리 인터페이스 및 400kgate 수준의 프로그래머블 로직을 포함한다.이 제품군의 첫 번째 제품이 현재 샘플 출시됐으며, 가격은 대량 주문 기준으로 13달러이다. 완벽한 평가 보드는 9월에 선적될 예정이다. ST 고객들이 외부 FPGA를 사용하여 자체 솔루션을 개발한 후 솔루션을 검증하고 이것을 칩 내부의 구성 가능한 로직에 신속하고 쉽게 매핑할 수 있도록 특수 듀얼 모드 개발 환경이 구현되었다. 또한 ST는 개발시 유연성 향상을 위해 제품군의 모든 소자에 대하여 프로그래머블 로직을 완벽하게 제거한 단순 버전도 제공할 예정이다.
이 기사를 공유합니다
저작권자 © 테크월드뉴스 무단전재 및 재배포 금지