이 글은 실리콘 전력 반도체의 기본 원리와 기술 동향에 대해 최신 자료를 중심으로 요약 정리한 것이다. 원문은 개별적인 전력 소자뿐만 아니라 반도체 칩과 패키지 단위의 시스템 전력 소자에 대해 동작하는 전압에 따라 구분하여 소개하고 있다. 본문에서는 전력 소자들 각각의 장점과 단점, 현재까지 개선된 전력 반도체 기술 발전과 미래 기술 동향에 대하여 논의하고 있다.
특히 전력 반도체 및 반도체 시스템의 성능을 향상시키는 여러 가지 기술에 대해 요약 정리가 되어 있어, 쉽게 반도체 기술과 기술 발전에 대한 동향을 파악하는 데 좋은 자료이다. 가급적 원문에 충실하되 전반적으로 핵심이 되는 부문을 요약하고자 노력하였다. 이 자료가 최신 실리콘 전력 반도체 기술에 관해 검토하고 정리하는 데 작게나마 도움이 되기를 바란다.
글 : 전성원 (Member of Technical Staff, Applied Materials)
자료 협약 및 제공 : KOSEN(한민족과학기술자 네트워크) / www.kosen21.org
1. 전력 반도체 동작 원리
전력 반도체 트랜지스터는 전력 전자 시스템의 전류의 흐름을 조절하는 장치이며, 전류의 on/off switch 역할을 수행한다. 전력 반도체의 성능을 이해하는 데는off 상태에서 전류의 흐름을 막는 항복 전압(breakdown vol-tage)과 스위치 on 상태에서 전류가 흐를 때의 저항(Rsp: specific on resistance) 두 가지 특성이 중요하다.
이 두 가지 특성은 실리콘 재료의 특성상, 서로 상반된 경향을 보이게 된다. 즉, 항복 전압(Breakdown Voltage)이 높은 전력 소자의 경우, 낮은 도핑을 사용하게 되므로 Rsp 저항이 일반적으로 높게 되고, 반대로 높은 도핑을 사용하면 저항은 낮아지나 항복 전압도 크게 낮아지게 되는 것이다.
사용되는 전하의 종류에 따라 전력 소자를 구분할 수 있는데, Minority carrier를 이용하는 Bipolar Junction Transistor나 IGBT 소자에서는Rsp 저항이 매우 낮고 따라서 높은 전류를 사용하는 application에 유리하지만, switching speed가 떨어지는 단점이 있다. Majority carrier를 이용하는 MOSFET 전력 소자가 높은 주파수가 필요한 application에 유리하다. 따라서 BJT나 IGBT는 10암페어 이상의 높은 전류나 20kHz 미만의 낮은 주파수에 해당하는 분야에 주로 사용되게 된다.
높은 항복 전압을 갖는 전력 반도체를 제작할 수 있는 것은 매우 중요하며 이를 실현하기 위해 많은 연구와 기술적 향상을 위한 노력이 진행되어왔다.
그중에서 RESURF(Reduced Surface Field) 기술은 항복 전압을 높일 수 있는 대표적인 방법인데, 그림 1에서 보여진 바와 같이 얇은 n-type epitaxial layer를 p-type 기판 위에 성장 시킴으로써, 공핍 영역(depletion region)을 n-epitaxial layer 전체까지 확장시킬 수 있게 되고, 그 결과 그림 2와 같이 표면에 수직으로 작용하는 전기장의 세기를 크게 줄일 수 있게 된다. 전기장의 세기가 줄어듦에 따라 기존의 측면 거리로 국한된 공핍 영역의 한계를 극복하여 항복 전압을 크게 높이게 되는 것이다[2].
RESURF는 전하의 정확한 조절을 필요로 하는데, 그림 3에서 보여진 것과 같이 전하의 조절(charge balancing)에 따라 항복 전압의 값이 크게 달라지기 때문이다.
이처럼 p-type 기판 위에 형성된 n-type drift region을 공핍(deplete)시켜 항복 전압을 향상시키는 RESURF 기술은 n-type region 위에 p-type층을 더하여 더욱 향상되게 된다[3]. N-type region 위에p-type층을 더하게 되면 전력 반도체 동작 시 n-type region 위층과 아래층을 다 같이 공핍시킴으로써 전도 전하(con-ductive charge)는 두 배로 늘리게 되어 on 저항(Rsp)을 대략 반으로 줄이면서도 항복 전압은 그대로 유지할 수 있는 방법이 되겠다. 즉, 저항을 줄이면서도 항복 전압을 저하시키지 않을 수 있게 되는 것이다.
SJ(Super Junction) 트랜지스터[7]는 이러한 RESURF 기술을 여러 개의 PN 접합으로 확장시킨 기술인데, 그림 4에 나타난 바와 같이, n-type층에 전류가 흐르게 되고 공핍을 위해 p-type층이 형성된 구조를 갖게 된다. 다음 장에서는 단일 스위칭 트랜지스터 전력 소자에 대해서 먼저 알아보고, 이를 기반으로 단일 스위칭 전력 소자를 시스템화시킨 IC 전력 소자에 대해서 정리해본다.
2. 저전압 단일 전력 MOSFET (Low Voltage Discrete Power MOSFET)
PSiP(Power Supply in Package) 컨버터, 제어 및 동기식 정류기(control and synchronousrecti-fier) 등에 사용되는 반도체이다. 여기서 중요한 두 가지 특성은 Rsp와 FOM (Figure of Merit, Ron × Qc) 인데, Rsp 특성은 칩의 크기와 비용을 결정하고, FOM은 소자의 성능을 나타낸다. 1990년에서 2000년 사이에 저전압 전력 반도체는 평면 gate 구조에서 trench gate 구조로 진화해오게 된다(사진 5). 이러한 변화는 cell의 집적도를 크게 높이고 Rsp를 낮추어 보다 나은 성능을 갖는 전력 소자를 구현해내게 된다.
최근에 집적도의 증가에 따라Cell pitch가 줄어들게 되고 채널의 밀도가 높아짐에 따라, gate 정전 용량 (capacitance)이 크게 늘어나는 결과를 초래하게 되는 문제에 봉착하게 되었다. 이러한 기술적 문제는 위의 아래 그림에서 보여진 것처럼 보다 두터운 gate 산화물층을 사용함으로써 해결하기도 한다 [4].
3. 고전압 단일 전압MOSFET (High Voltage Discrete Power MOSFET)
이 전력 반도체는 항복 전압 200볼트에서 900볼트 정도의 성능을 일컬으며, 항복 전압 600볼트급 전력 반도체가 가장 많이 사용되고 있다. 그 응용 분야는 ac/dc power supplies, 모터drives, 태양전지에 연동되어 있는 dc/ac 인버터 등이다. 고전압 전력 반도체 중 대표적인 반도체는 지멘스사의600볼트급 항복 전압을 갖는 CoolMos 전력 반도체가 있다. 그림 7과 같이 Drift region은 수직으로 설계되어 있고 n-type과 p-type의 칼럼이 서로 교대로 자리하게 된다. N-type 칼럼에 높은 도핑을 가하여 전도성을 증가시키면 Rsp를 4배에서 20배 정도 감소시킬 수 있다.
SJ(Super Junction) 트랜지스터는 훨씬 작은 다이 사이즈를 갖고 있는 장점이 있는데, 이 트랜지스터는 n-type의 에피 박막과 임플랜트로 제작한 p-type을 층층이 쌓음으로써 제작한다. 즉, 깊은 트렌치 구조(deep trench)를 식각(etch) 공정을 통해 형성시킨 후 에피 공정을 통해 n-type 반도체를 채우면서 구조를 만들게 되는 것이다. 이 트랜지스터는 제작 비용이 무척 높아지게 되는 단점이 있다. 앞의 아래 그림은 약 20개의 epitaxial layers로 구성된 cell pitch 12um의 Sungwon Jun MOSFET의 단면 SEM 사진 범례이다.
집적도를 높여 Rsp값을 줄임으로써 전력 반도체의 성능을 향상시킬 수 있다. 그렇지만 집적도가 증가함에 따라 전력 반도체 성능의 향상이 계속 증가하지는 못하는데 그 이유는 1) p-type 반도체 부분이 JFET의 게이트로 작동하여 n-type JFET의 채널을 pinch-off시키는 경우가 생기고, 2) 이상적인 drain 전압이 pinch-off 전압보다 낮아져 최대 전류(saturation cur-rent)가 전력 반도체의 성능을 제한하게 된다. 최적의 n-type column은 1~2마크로미터 정도로 알려져 있다.
4. 저전압 전력 ICs
저전압 전력 ICs는 200V 이하의 전압에서 구동하며, 자동차의 전자장치, 일반 소비자 가전제품, power supplies, 네트워크와 통신 전자 장비 및 배터리로 구동하는 휴대용 기기 등에 사용된다.
최근에 구현된 저전압 전력 ICs의 성능 향상은 다음의 몇 가지 기술 발전에 의해 이루어졌다. 1) 전반적인 집적도가 높아졌고(cell pitch의 감소), 2) 다음의 사진 9와 같이 알루미늄 대신 구리를 사용하여 금속의 저항을 대폭 줄였으며, 3) 전류가 흐르는 drift region의 최적화 및 개선이 있었고, 4) deep trench나 BOX(buried oxide)를 이용한 SOI(Silicon on insulator) 기술을 적용한 것이 주된 이유가 되겠다 (사진 10). 이 SOI에 의한 전력 반도체의 성능 향상은 다음 장에서 자세히 다루도록 하겠다.
5. 고전압 전력 ICs
고전압 전력 ICs는ac/dc 전력 변환, 고전압 gate drivers, 전등이나 디스플레이 드라이버, 그리고 모터 컨트롤러에 사용되는 것을 일컫는데, 동작 전압은 400에서 1200 볼트 정도가 된다. 이 고전압 전력 ICs 중에서 중요한 두 가지를 좀 더 자세히 살펴보기로 한다.
1) Lateral Junction Isolated (JI) High Voltage ICs (HVICs)
앞에서 서술한 RESURF 기술이 초기 HVICs 성공의 주역이었다. 그 이후 RESURF 기술은 Dual Conduction [5]이라는, 보다 향상 된 기술로 발전하게 된다. 사진 11은 RESURF와 Dual Conduction을 비교한 것이다.
p-type층을 n-type drift region에 파묻는 식으로 형성시켜 평행한 두 개의 drift region을 만들어내게 된다. Dual Conduction이라는 이름도 여기서 나온 것이다. 두 층의 전하를 적절하게 균형이 잡히도록 조절하게 되면 수직으로 걸리는 전기장이 항복값을 넘지 못하도록 만들 수 있게 된다.
이 방법의 장점은 공정에 들어가는 비용이 저렴하고, 일정한 성능을 확보할 수 있다는 데에 있다. 그러나 반도체 기판과의 정상적이지 못한 커플링이 있을 수 있고, 전하가 반도체 기판에 축적되어 전력 공급을 끊는 데 느린 단점이 있다. 또 PMOS 등 다른 소자와 연계시키기 어려운 단점도 있다.
2) Lateral Silicon on Insulator(SOI) High Voltage ICs(HVICs)
BOX(buried oxide)는 전하가 반도체 기판에 유입되는 것을 막아줌으로써, JI HVICs에서 부각된 단점을 보안해줄 수 있는 기술이다. 따라서 축적되는 전하가 적어 보다 빠른 스위칭이 가능해 다른 소자와 연계하여 사용이 용이하다고 할 수 있다 (사진 12).
그러나 열전도성이 좋지 못한 산화물을 사용하였으므로, 전력 소자 작동 시 불가피하게 발생하는 열을 쉽게 제거하지 못하는 단점이 있다. 발생한 열을 제거하지 못하게 되면 스위치 on 상태의 저항 Rsp값이 높아지게 되어 전력 소자의 성능 저하를 가져오게 되고 결국에는 소자의 신뢰성에도 나쁜 영향을 미치게 된다. 따라서 소자나 시스템의 설계 시 성능을 제한하게 되는 산화물의 두께 등에 관해 충분한 고려를 하여야 한다.
항복 전압은 SOI의 두께에 의해 달라지게 된다. 다음 그림은 SOI의 두께에 따른 항복 전압의 변화를 보여주는 것이다. 두께에 따른 항복 전압의 변화는 SOI의 두께가 줄어듦에 따라 항복 전압에 영향을 미치는 이온화를 줄이게 되어 항복 전압이 늘어나게 되는 것이다.
BOX를 이용한 전력 소자는 횡적으로 도핑 농도를 변화시킨 구조로 제작하게 되는데, 이 도핑 프로파일과 BOX의 두께를 최적화하여 BOX 하단과 상단의 전기장을 횡적으로 균일하게 만들어 성능의 향상을 도모하게 된다. 따라서 소자 설계나 공정상에서 도핑 프로파일의 적절한 조절과 산화물의 두께를 고려하는 것이 소자의 성능을 결정하는 데 매우 중요하게 된다.
References
1. D. Disney et al. Review of Silicon Power Semiconductor Technologies for Power Supply on Chip and Powe Supply in Package Applications, IEEE Trans. Power Electron. Vol. 28, p4168 (2013).
2. A.W. Ludikhuize, A review of RESURF technology, Proc. The 12th Int. Symp. on Power Semicond. Devices and ICs, p11 (2000).
3. V. Rumennik, A 1200V BiCMOS technology and its applications, Proc. Int. Symp. Power Semiconduct. Devices ICs, p322 (1992).
4. M. Darwish, et al. W-Gated trench power MOSFET (WFET), IEE Proc. Circuits Devices Syst., p238 (2004).
5. D. Disney et al., A new 800V lateral MOSFET with dual conduction paths, Proc. Int. Symp. Power Semiconduct. Devices ICs, p399 (2001).
그래도 삭제하시겠습니까?