차세대 비휘발성 메모리

임베디드 시스템 기술 동향

글 : 신경호 책임연구원 / 스핀트로닉스연구단한국과학기술연구소 / www.kist.re.kr정보의 저장과 처리를 직접 담당하고 정보의 표시와 통신을 간접적으로 지원하는 메모리에 있어서 ‘비휘발성’이라는 특성이 21세기에 접어들어 가장 중요한 화두가 되었다. ‘언제 어디서나 하고 싶은 일을 할 수 있는’ 유비쿼터스 환경에서 사용할 수 있도록 가능한 한 많은 정보관련 기능을 하나의 모바일 기기로써 구현하고자 하는 소위 디지털 컨버전스(Digital convergence) 현상이 빠른 속도로 진행되고 있기 때문이다. 보다 구체적으로 풀어 말하면, 모바일 디지털 컨버전스형 정보기기에 적합한 정보 저장과 처리를 동시에 구현할 수 있는 유니버설 메모리 혹은 통합솔루션이 그 어느 때보다 필요하게 된 것이다. ‘비휘발성’ 유니버설 메모리는 작고 가벼우며 전력소모가 작을 뿐 아니라, 정보를 저장하고 처리하는 속도까지 빨라 휴대성과 고성능을 필요로 하는 유비쿼터스 기기용 메모리로써 제격이라고 할 수 있다. 한편, 비휘발성 메모리 반도체로서 플래시 메모리가 최근 각광을 받고 있지만, 차세대 메모리로서는 분류하지 않는다. 그 이유는 플래시 메모리에 데이터를 저장하는 데 걸리는 시간이 너무 길어 휘발성인 DRAM이나 SRAM에 비해 1000배 혹은 그 이상인 탓에 데이터로의 임의접근성이 현저히 떨어지기 때문이다. 그래서 플래시 메모리는 RAM (Random Access Memory)으로 구분하지 않고 ROM(Read Only Memory)으로 분류되며, 인터랙티브(interactive) 기능이 절대적으로 필요한 유니버설 메모리로는 사용할 수 없다.‘비휘발성’이라는 특성을 가지면서도 기존의 반도체 메모리인 DRAM과 SRAM에 버금가는 메모리 성능을 가지는 차세대 메모리로는 대표주자격인 FeRAM(Ferroelectric RAM), MRAM(Magne- toresistive RAM), PC(Phase-Change) RAM(이하, PRAM)과 메모리 소자로서 개념정립 단계에 있는 PoRAM(Polymer RAM), SET-RAM(Single Electron Transistor-RAM), CNT-RAM (Carbon Nano Tube-RAM), Molecular RAM 등이 있다.이 글은 ‘Nature Materials’에 게재된 리뷰논문을 기초로 하여 작성하였다[1].1. 개요1.1. 정보저장용 메모리의 필요성지난 20세기 후반을 강타한 정보기술 혁명과 함께 발전의 궤적을 같이 한 정보저장기술에 대한 수요는 실로 막대하여 플래시 메모리, DRAM, HDD 등 대표적인 정보저장매체의 세계시장이 각각 200~300억 달러/년에 육박한다. 더군다나 21세기 들어서는 각종 정보 관련 기기들이 하나의 복합 디지털기기로 그 기능들이 합쳐지면서 정보저장량과 저장속도 측면에서 정보저장기술에 대한 갈증은 더욱 심화되었다. 특히 휴대폰, 디지털 카메라, MP3플레이어 등 휴대형 이동기기의 등장과 급속한 발전에 따라 데이터나 이미지파일을 저장하기 위한 저장용 메모리(storage memory)에 대한 수요가 폭발적으로 급증하고 있다. 여기서 언급한 저장용 메모리는 ‘비휘발성’이라는 특징을 가지는데, 이는 작업용 메모리(work memory)인 DRAM, SRAM 등이 전원이 없으면 정보저장 능력을 상실하는 ‘휘발성’인 것과 대비된다.1.2. 집적 전자소자 기술 - 현재약 24개월마다 하나의 집적소자 내에 트랜지스터의 개수가 두 배씩 증가한다는 무어의 법칙은 지난 40여 년 간 지켜져 왔다. 현재 최첨단 마이크로프로세서 생산에 적용되고 있는 공정은 소위 65nm 세대(node) 기술이다.65nm 세대에서의 게이트 산화물 두께는 1.2nm 인데, 이는 15년 전에 20nm 이었던 것에 비하여 현저하게 감소한 것이다. 게이트 산화물 열처리와 표면처리에 대한 혁신적인 기술을 개발한 덕에 트랜지스터 신뢰성을 제고해 온 것은 사실이다. 그러나 1.2nm 라는 두께가 원자 5개층을 쌓아 올린 두께에 불과하다는 점을 감안할 때, 게이트 산화물의 두께를 더 이상 줄이는 것은 게이트 누설의 염려가 있어 바람직하지 않다. 이 문제를 해결할 수 있는 방안은 게이트 물질을 high-K 유전체로 대체하는 것이다. 인텔사의 경우, high-K/메탈 게이트 스택을 45nm 세대 기술에 적용하여 트랜지스터 성능을 월등하게 개선하고 게이트 누설을 저감하는 데에 성공하였다. 한편, CMOS 트랜지스터의 성능과 열효율을 제고하기 위하여, 90nm 세대부터 적용했던 스트레인드(strained) 실리콘 기술은 그 기술을 한 단계 업그레이드하여 65nm 세대에도 적용하고 있다.1.3. 집적 전자소자 기술 - 가까운 미래스트레인드 실리콘과 high-K/메탈 게이트 기술이 당분간은 유효하겠으나, 향후 15년 이상 무어의 법칙을 관철하기 위해서는 트랜지스터 구조 자체를 전향적으로 바꾸어야 할지도 모른다. 예를 들어, 현재의 평면구조를 이중게이트나 삼중게이트 트랜지스터와 같이 3차원 구조로 만들면, 숏채널 성능을 향상시킬 수 있으며 고밀도화를 실현할 수 있다. 한편, 실리콘과 함께 새로운 물질을 적용함으로써 트랜지스터의 작동속도와 에너지 효율성을 높이는 노력도 병행하여야 한다.미래형 논리소자를 만들기 위해서 ‘비’실리콘 물질 자체와 이물질을 실리콘 플랫폼에 집적하는 연구가 진행되고 있으며 소기의 성과를 거두고 있다. 현재 거론되고 있는 비실리콘계 물질로는 Ge, InSb나 InGaAs와 같은 III-V화합물 반도체, 반도체 나노선, 카본나노튜브 등이 있다. 상기의 물질들은 실리콘에 비해 전자(혹은 홀) 이동도가 월등하게 커서, 저전압·초고속 특성 구현가능성이 높다.1.4. 메모리 소자셀의 크기를 축소하면 할수록 트랜지스터의 밀도를 높이고 가격을 낮출 수 있을 뿐 아니라 스위칭하는 데에 필요한 에너지를 낮출 수 있다. 트랜지스터의 밀도가 높아지면, 온칩 캐시 메모리가 증가할 뿐 아니라 온칩 논리기능도 향상된다. 21세기 들어 마이크로프로세서는 하나의 다이(die)에 여러 개의 CPU 엔진을 집적한 소위 ‘멀티 코어(muti-core)’ 시대를 맞이하게 되었다.프로세서의 집적도가 증가하며 CPU 성능이 막강해지면서 이에 걸맞게 메모리 용량과 데이터 전송속도도 증가하여야 한다. 6T SRAM 캐시 메모리가 고성능 CPU에 지속적으로 활용될 예정이다. 65nm 세대 로직 기술을 이용하여 하나의 다이에 10MB가 넘는 고속 SRAM 메모리를 집적할 수 있다.DRAM은 기가비트급의 고밀도화 덕분에 컴퓨터용 주메모리로써의 역할을 당분간 지속할 것으로 보인다. 그러나 65nm 세대 이후, DRAM은 트랜지스터의 구조를 바꾸거나 신물질을 적용하는 등 혁신적인 방법을 통하지 않고서는 점점 더 어려워지는 장애물을 극복하기 힘들어질 전망이다.전원을 제거하였을 때에도 데이터를 유지하는 소위 ‘비휘발성’ 메모리가 최근 각광을 받고 있다. 현재 가장 널리 사용되고 있는 비휘발성 메모리는 플래시 메모리로 폴리실리콘으로 만들어진 플로팅게이트에 전하를 축적하거나 방전하는 방법으로 트랜지스터의 문턱전압을 변화시킴으로써 데이터를 저장한다. 트랜지스터가 작아짐에 따라 비휘발성 메모리의 용량도 급속도로 커지고 있으며, 메모리 가격이 빠른 속도로 하락하면서 휴대폰이나 디지털 카메라와 같은 일반 전자제품에서의 수요가 폭발적으로 증가하고 있다. 기존의 실리콘 반도체 기술에서의 혁신적인 개발 결과들을 비휘발성 메모리 제작에 그대로 활용할 수 있어서 비휘발성 메모리에 있어 ‘신기술 개발, 제조원가 하락 그리고 수요 팽창’이라는 선순환 구조는 당분간 계속될 것으로 기대하고 있다.1.5. 전망메모리의 성능과 에너지 효율성을 제고하기 위하여 보다 작은 트랜지스터를 제작하고 실리콘 기반 위에 신물질과 신구조를 적용하려는 노력은 당분간 계속될 것이다. 반도체 제조공정의 스케일이 나노기술의 영역에 이미 진입하여 기술적인 어려움과 무한한 가능성을 동시에 경험하고 있다. 기술적인 어려움은 새로운 구조의 나노소자의 설계·제작, 새로운 물질의 적용방안, 실리콘 기반 집적기술, 바텀업 제작기술 등을 개발함으로써 극복해야 한다. 고성능, 고효율 나노전자소자를 개발함에 있어 문제를 제기하고 해결하는 것은 그 어느 것보다 흥미롭고 값지다 할 것이다.2. 스핀트로닉스를 이용한 정보저장2.1. 개요전자는 전하와 스핀을 가지고 있음에도 불구하고 최근에 와서야 이 두 가지 특성을 동시에 활용하기 시작했다. 지금까지의 전자소자에서는 전기장을 인가하여 전하를 축적함으로써 정보저장을 실현한다. 자기기록에서는 자성물질에 자기장을 인가하여 정보를 저장한다.1988년, 거대자기저항(GMR)의 발견[2]으로 자화를 이용하여 전하수송특성을 효과적으로 제어하기 시작하였다. 하드디스크 드라이브의 기록밀도가 2000년 전후반 10여 년 간, 연평균 60~100% 정도로 급성장해 왔던 것은 GMR 기술을 채택함으로써 자기헤드 특성이 현저하게 개선되었기 때문이다. 이제 우리는 바야흐로 나노구조를 가지는 소자에서 자기적 특성과 전하에 의한 수송특성이 서로 강하게 영향을 미치는 새로운 시대를 맞이하고 있다. 소위 스핀전류(spin current)가 정보를 저장하고 처리하는 데에 있어서 전하전류(charge current)를 전면적으로 대체하여 초고속·저전력 동작을 실현할 것으로 기대하고 있다. 스핀트로닉스(Spintronics; spin electronics의 줄임말) 시대가 오고 있는 것이다.2.2. 스핀트로닉스의 기본적 이해Fe, Co, Ni과 같은 강자성체에서의 전자 수송 특성을 이해해 보도록 하자. 상기의 금속에 있어 페르미 준위에서의 DOS(density of state)에 기여하는 전자는 4s와 3d 밴드에 있는 전자들이다. 전자의 스핀이 서로 평행하게 배열하려는 성질 때문에 3d 에서의 스핀업과 스핀다운 전자가 차지할 수 있는 에너지 밴드가 스플릿되어 어긋나게 된다. 이러한 밴드 스플릿팅은 3d 밴드에 있는 스핀업 전자와 스핀다운 전자의 개수를 서로 다르게 해서 그 개수의 차이만큼 자기모멘트를 가지게 된다.한편, 전자 수송은 4s 전자의 이동도가 훨씬 빠르기 때문에, 스플릿하지 않은 4s 밴드의 영향을 주로 받는다. 여기서 4s 전자는 스핀이 보존되는 s-d 전이과정을 겪으며 산란(scattering)한다. 이제 정리하여 보자.① 페르미 준위에 있는 3d 전자의 스핀업과 스핀다운의 개수가 서로 다르다는 점 때문에, 특정 스핀을 가지고 있는 4s 전자가 이동할 때 강한 스핀의존산란이 발생한다.② 특정 스핀을 가지고 있는 전자가 한 번의 스핀플립(spin-flip) 현상을 겪기 전에 수많은 산란을 겪게 된다. 다시 말하면, 산란을 경험하더라도 전자의 스핀은 유지될 가능성이 훨씬 많다는 것이다. 극단적인 경우를 예로 들면, 스핀플립을 야기하는 산란은 무시할 만해서 서로 다른 두 개의 특정 스핀을 가지고 있는 두 개의 전자는 서로 다른 저항을 경험하며 별도의 스핀 채널을 통하여 이동한다.2.3. 거대자기저항(GMR)과 스핀밸브헤드거대자기저항은 기본적으로 두 개의 강자성체와 그 사이에 비자성 금속이 끼워져 있는 3층박막 구조에서 발견된다. 앞서 언급한 바와 같이 강자성체를 지나는 전자는 스핀의 종류에 따라 민 프리 패스가 다를 것이다. 다음의 세 가지 조건을 만족하도록 3층박막을 만들었다고 가정하여 보자.① λup 》 λdown② λup 〉 tF 〉 λdown③ tM 《 λdown여기서, λup과 λdown은 스핀업 전자와 스핀다운 전자가 가지는 강자성체 내에서의 민 프리 패스, tF는 자성층 두께, tM은 사이층 금속의 두께이다. 두 개의 자성층이 서로 평행하게 자화되었을 경우에는 스핀업 전자의 경우 산란(scattering)을 거의 경험하지 않고 3층박막으로 이동할 수 있어 전기저항이 매우 작은 데 반하여, 두 개의 자성층이 서로 반평행하게 자화되었을 경우에는 스핀업이나 스핀다운 전자가 모두 산란을 경험하면서 전기저항이 크게 된다.표준형 스핀밸브는 5~6%의 자기저항값을 가진다. 자기헤드로서의 특성을 향상시키기 위하여 다층박막 스택의 재료 및 구조, 원자스케일의 두께 제어, 계면조도 평활화 등을 최적화함으로써 자기저항값을 20% 정도로 끌어 올렸다. IBM에서 1997년에 처음 상용화한 스핀밸브 기술은 이후 하드디스크 드라이브의 기록밀도를 매년 100%씩 증가시키는 주역으로서 자리매김하였다.2.4. 자기터널접합(MTJ)앞 2.3절에서 언급한 3층박막에서 비자성사이층 물질로써 금속 대신 절연체를 1~2nm정도로 얇게 성막함으로써 소위 자기터널접합(MTJ; magnetic tunnel junction)을 만들 수 있다. 스핀밸브의 자기저항값이 상온에서 20%를 넘어서기 어려운 반면, MTJ의 경우 절연막의 종류에 따라 70%(Al2O3) 혹은 500%(MgO)의 큰 값을 가지고 있다.CPP(current perpendicular to plane)형 소자인 MTJ는 스핀밸브에 비하여 월등하게 큰 자기저항값을 가지고 있고 파괴전압도 1V 이상으로 사용할 수 있어서 2005년에 재생헤드로 채택되어 사용 중이다. 다만, MTJ 소자의 저항값이 기본적으로 크기 때문에 재생헤드의 크기가 임계값 이하로 작아지면 저항과 면적의 곱인 RA값이 작은 CPP형 스핀밸브헤드를 선호하게 될 것으로 예상하고 있다.2.5. 자기 메모리(MRAM)그림1.a는 ‘cross point’형 구조를 가지는 자기 메모리(MRAM; magnetic random access memory)의 작동원리를 보여주고 있다.자기용이축으로 배열된 자유자성층의 자화방향을 고정자화층의 자화방향에 대하여 평행하거나 반평행하게 배열함으로써 ‘0’ 혹은 ‘1’의 디지털 정보를 기록한다. MTJ 소자들은 워드라인과 비트라인이 수직 교차하는 교차점에서 두 라인을 연결하고 있다. 정보를 기록하기 위해서는 정보를 기록하고자 하는 교차점을 수직 교차하는 두 개의 라인에 전류를 흘려보내되, 원하는 교차점의 자유자성층의 자화방향을 바꿀 수 있을 정도로 인가한다. 정보를 읽고 싶을 때에는 원하는 교차점의 저항을 이 점을 수직 교차하는 두 개의 라인을 연결하여 측정한다.크로스 포인트형 구조의 메모리가 고밀도를 구현하는 데에는 유리하지만, 자기저항값의 변화가 충분히 크지 않거나 기록전류가 충분하지 않은 경우에는 적용하기 어렵다. 이러한 까닭에 그림 1.b에서처럼 1T/1MTJ 구조로 메모리 셀을 구현하고 있다.MRAM은 기본적으로 비휘발성이라는 장점 이외에도, 5ns 수준의 기록/재생속도를 가지고 있어서 유니버설 메모리로서 자리매김할 가능성이 많다.2.6. 나노자기학(Nanomagnetism)스핀트로닉스에서의 발전은 나노자기학의 발전과 그 궤를 같이한다. 왜냐하면, 스핀트로닉스에서 다루는 박막의 두께와 계면 평활도 등을 원자수준으로 제어하여야 하기 때문이다.자기적으로 기록한 비트가 열적으로 안정하기 위해서는 일정 크기 이상의 자기이방성을 가져야 한다. 나노자기학 영역에서 가장 강력한 자기이방성은 형상이방성이며 면내이방성을 유도한다. 그러나 원리적으로 자기기록은 결정자기이방성의 크기에 기반을 두고 있다. 초박막의 다층박막에서 수직이방성을 확보하고 싶을 때에는 계면이방성을 활용하여야 한다. Co/Pd 다층박막이나 Au/Co/Au 박막에서 계면이방성에 의한 수직이방성을 관찰할 수 있다. 수직이방성은 하드디스크 제조에도 응용되고 있다.강자성체와 반강자성체 사이의 교환결합에 의한 바이어스도 여러 가지 응용면에서 중요한 역할을 하고 있다. 특히, 스핀밸브 헤드를 제조하거나 MRAM용 MTJ를 제조하는 데에 있어서 고정자화층을 자기적으로 단단하게 잡아두는 역할을 하고 있다.두 개의 강자성체 사이에 비자성체층을 삽입하여 강자성체의 자화방향을 서로 반대로 하게 하는 것이 가능하여 인조 반강자성체(SAF; synthetic antiferromagnets)를 제조할 수 있다. 나노스케일의 자성체를 열적으로 안정화하는 데에도 활용할 수 있다.2.7. 자기적으로 기록할 때의 문제점자기장을 이용하여 정보를 저장할 때 늘 고려해야 할 문제가 있다. 바로 열적안정성이다. 외부에서 인가되는 열적 에너지에 대항하여 특정 방향으로의 자화상태를 유지하여야 한다. 상온에서 10년 동안, error rate 10-9이하 의 비휘발성을 확보하기 위해서는 KV〉50~60kBT이어야 한다. 여기서 K는 단위체적당 자기이방성, V는 나노자성체의 체적, kB는 볼쯔만 상수, T는 온도이다. 고밀도화 되면서 한 개 비트의 체적이 지속적으로 감소하므로 이를 보상하기 위해서는 K가 지속적으로 커져야 한다. 그러나 자기기록에 필요한 자기장의 크기는 K에 비례하고 소자의 크기가 작아질수록 자기장을 발생시키기 위한 전류의 크기 또한 점점 작아지기 때문에 커다란 문제에 봉착하게 된다.하드디스크 드라이브에서는 SAF 수평형 매체를 이용하거나, 수직기록형 매체를 활용함으로써 지금까지 ‘열안정성’이라는 예봉을 피해 왔다. 향후에는 K가 큰 물질의 자화방향을 용이하게 바꾸기 위하여 HAMR(heat-assisted magnetic recording)라는 기술을 채택할 예정이다.MRAM의 경우는 하드디스크 드라이브보다 자기장으로 기록할 때의 문제가 훨씬 심각하다. MTJ 셀의 자유자성층 스위칭에 필요한 자기장을 발생하기 위한 전류밀도가 도선에 전자이동을 유발하는 107 A/cm2 정도로 제한되어 있기 때문이다.1T/1MTJ 구조에서 고밀도화에 따라 셀의 크기가 작아지면서 트랜지스터가 인가할 수 있는 전류의 크기는 작아지는데, 자유자성층의 자화를 스위칭하는 데에 필요한 자기장의 크기, 즉 기록전류의 크기는 급속도로 커지기 때문이다.2.8. 혁명적인 해결책 스핀전달1996년, 2.7절에 언급한 MRAM을 이용하여 정보저장할 때의 심각한 문제를 원천적으로 해결할 수 있는 원리가 이론적으로 제시되었다[3]. 스핀밸브나 MTJ 에 CPP 전류를 인가함으로써 자유자성층의 자화방향을 자유롭게 바꿀 수 있다는 것이었는데, 2000년에 처음으로 실험적으로 이 원리를 실현하였다.STT(spin-transfer torque) 원리를 응용하여 자기기록하는 방법은 다음과 같다. 우선 두 개의 자성층의 자화방향이 서로 다를 경우를 고려하여 보자. 스핀밸브나 MTJ의 고정자성층에서 자유자성층 방향으로 전자가 이동할 때, 고정자성층을 통과하면서 고정자성층 방향으로 스핀이 정렬된 전자가 자유자성층을 통과하면서 자유자성층 방향으로 스핀을 정렬한 채 빠져 나오게 되는데, 이때 자유자성층 내에 고정자성층의 자화방향으로 ‘토크’를 전달한다는 것이다.수많은 전자가 고정자화층으로부터 자유자화층으로 이동하면서 전달한 ‘토크’의 크기가 임계값 이상이 되면, 자유자화층은 고정자화층과 같은 방향으로 자화 스위칭을 하게 된다. 두 개의 자성층의 자화방향이 평행할 경우에는 자유자화층으로부터 고정자화층으로 전자를 이동시킴으로써 자화스위칭을 구현한다.몇몇 회사가 이미 ‘spin-RAM’이라는 이름으로 STT 원리에 기반을 둔 자기 메모리를 시연하였다. 그림 2에 spin-RAM과 셀 어레이에 대한 도식적인 구조를 나타냈다.2.9. 자기 메모리의 전망1T/1MTJ라는 구조는 자기 메모리가 초고밀도화 하는 데에 있어서 걸림돌이다. 크로스 포인트형 메모리 구조를 가져야 초고밀도를 구현하고 3D로 적층할 수 있는 가능성이 있다. 자기 메모리의 경우, 중간 단계로 1T/4MTJ 구조를 제안하였으며, TAS(thermal -assisted switching)-RAM의 경우, 이를 시연한 바 있다.상기의 문제를 극복하기 위해서는 자기저항값을 한 오더 정도 더 높여서 진정한 ‘전류구동 스위칭(current switching)’을 해야 한다. 100%의 스핀분극도를 가지는 반금속 산화물이나 호이슬러 합금, 혹은 묽은 자성반도체 등을 이용할 수도 있다. 터널베리어 자체가 스핀필터 역할을 하게 하는 방안도 연구되고 있다.대용량의 정보를 저장하기 위하여 ‘전류구동 자구이동’ 소자에 대한 연구도 왕성하게 진행하고 있다. 자기기록이나 재생 원리에 있어 하드디스크 드라이브와 유사하여 ‘solid state HDD’라는 별칭을 가지고 있기도 하다.Spin-RAM이 가지고 있는 초고속 작동 능력과 내구성을 CMOS에 접목하여 전혀 새로운 응용처를 찾을 수도 있다. 논리계산 소자, 자기-양자 셀형 자동장치(magnetic quantum cellular automata), 자구를 이용한 논리회로, 저전력 병렬식 논리동작회로 등이 그것이다.3. Nanoionics기반 저항변화 메모리(ReRAM)3.1. 개요MIM(metal-insulator-metal) 구조를 가지는 다양한 시스템에서 전기적 입력에 의하여 스위칭이라고 해도 좋을 만큼 소자의 저항이 크게 변화한다는 점을 메모리에 응용한 것이 저항변화 메모리(Resistive RAM 혹은ReRAM)이다. 전기를 인가함으로써 산화물 절연체의 저항을 바꿀 수 있다는 사실을 1962년, Hickmott[3]가 보고한 이래 이 현상에 대한 본격적인 연구개발이 진행되어 왔다. MIM에서 M은 전자가 전도에 직접 기여하는 전기 전도체를 대표하며, I는 절연체를 표시하는데 대개는 이온에 의한 전도성을 가질 수 있는 물질로서 2성분 혹은 다성분계 산화물, 칼코지나이드, 유기물 복합체 등이 있다. 유기물 복합체 혹은 폴리머를 절연체로 사용한 MIM형 메모리를 별도로 폴리머 메모리(PoRAM)라고 일컫는다.3.2. 저항변화 메모리의 스위칭 동작 방식저항변화 메모리는 스위칭에 필요한 전기입력신호의 극성을 기준으로 할 때, 두 가지 방식이 있다. 하나는 ‘유니폴라’ 방식인데, 스위칭에 필요한 전압이나 전류를 인가할 때 그 방향과 무관한 경우이다. 다른 하나는 저저항(low resistance)의 ‘ON’ 상태로 하기 위하여 특정방향으로 전류 혹은 전압을 인가하였다면, 고저항(high resistance)의 ‘OFF’ 상태로 스위칭하기 위해서는 반대방향으로 전기를 인가하는 방식인데, 이를 ‘바이폴라’방식 이라고 한다.데이터를 기록할 때는 상기의 두 가지 방식으로 하지만, 데이터를 읽을 때는 충분히 작은 전압을 인가하기 때문에 기록된 상태에 영향을 주지 않는다.3.3. 폴리머 활용 저항변화 스위칭 소자MIM 구조의 저항변화 스위칭에 있어, ‘I’의 물질로서 폴리머를 사용한 시스템도 다양하게 제안되었는데, 이러한 소자를 활용한 메모리를 폴리머 메모리(PoRAM)라고 별도로 분류한다. 폴리머 메모리에 사용되는 유기 복합체가 가져야 할 특성의 항목으로서는 산화/환원 활성도, 전하 이동 복합체 형성, ‘도너-억셉터 쌍(donor-acceptor couple)’의 형성 등이 있다. 이 소자의 스위칭 메커니즘에 대하여 다양하게 제안되었으나, 객관적으로 받아들일 만한 제안은 아직 없다고 할 수 있다.폴리머를 절연체층으로 사용한다고는 하지만, 이 유기물 층이 스위칭에 꼭 필요한 물질이 아닐 수도 있다는 보고가 있다. 즉, 유기물 층 위에 ex-situ 방법으로 알루미늄 상부 전극을 증착하였을 때, 유기물 층과 알루미늄 금속 사이에 알루미나(Al2O3) 층이 불가피하게 생성하게 되는데, 스위칭이 일어나는 곳이 바로 알루미나 층이라는 것이다. 예컨대, Cu-TCNQ의 경우 ‘양이온 이동 및 전기화학적 반응’에 의한 스위칭을 하는데 있어 알루미늄 산화물/수산화물 박막층이 구리 이온이 전도성 필라멘트를 형성할 수 있도록 전해질 역할을 한다고 제안하고 있다.3.4. 저항변화 메모리의 전망저항변화 메모리는 다른 형태의 차세대 메모리로서 본고에서 다루고 있는 자기 메모리나 상변화 메모리에 비하여 기술적으로 초기 단계이다. 특히, 스위칭에 대한 미시적 메커니즘에 아직 의문이 없지 않은 상황이어서 저항변화 메모리의 신뢰성을 논하기는 시기상조이다.저항변화 메모리에 대한 최근의 연구개발 결과는 매우 고무적이다. 우선, 산화물 단위소자에서 10ns 이하의 매우 빠른 스위칭 동작속도를 확인하였다. 양이온 이동형 물질을 채택한 프로토 타입 고밀도 저항변화 메모리가 106번의 쓰기 동작과 1012번의 읽기 동작 후에도 피로현상을 보이지 않았다. Ag/GeSex 저항변화 메모리의 경우, 리텐션이 10년 이상인 것으로 나타났다.스위칭 메커니즘에 대한 보다 철저한 이해 및 재료와 공정의 최적화를 통하여 저항변화 메모리소자의 신뢰성을 확보하는 것이 가장 우선적으로 해결하여야 할 과제이다. 저항변화 메모리의 경우, 소재에 대한 선택도가 매우 넓어서 성능을 구현하거나 스케일링 하는 데에 있어 매우 유리하다는 판단이며, 차세대 고밀도 비휘발성 메모리로서 밝은 전망을 가지고 있다.4. 바텀업(Bottom up)형 나노전자소자4.1. 개요바텀업(혹은 상향식) 기술을 적용하여 나노전자소자를 제작하려는 이유는 다음 세 가지이다. 하나는 ‘경제성’이고, 다른 하나는 ‘꼭 필요하다’는 것이며, 나머지 하나는 ‘이제는 할 수 있기’ 때문이다. 소자의 크기가 100nm 보다 훨씬 작아지면서, 원하는 소자의 크기에 비하여 수 나노미터 정도만 바뀌어도 임계 작동전압이나 온/오프 임계전류와 같은 특성이 현저하게 바뀌게 된다. 따라서 허용오차 범위에서 벗어나지 않는 수십 나노미터 크기의 소자를 제작해야 하는데, 소자의 크기가 작아지면 작아질수록 리소 장비 등 소자제작에 필요한 장비와 시설에 대한 투자비용은 천문학적으로 증대하게 된다.스케일링을 파격적으로 해야 하거나, 새로운 파라다임의 논리소자 및 메모리소자를 만들기 위해서는 10nm 혹은 그 이하의 크기를 가지는 나노소자의 제작기술이 필요하다. 현재의 탑다운(혹은 하향식) 리소 방식으로는 이 정도의 나노스케일로 나노구조체를 만들 수 있다는 보고가 없다.최근 들어, 원자스케일의 정확도를 가지고 나노구조체를 만들 수 있는 바텀업 기술이 눈부시게 발전하고 있다. 원하는 화학적 조성, 구조, 형상을 가지는 물질을 나노스케일로 제조하는 것은 물론 이 물질을 기능성 소자나 집적회로를 제작하는 데에 활용할 수 있을 만큼 발전하였다. 나노전자소자를 제작하는 데에 있어서 바텀업 기술이 가지는 특징과 장점을 정리하고, 본격적인 활용시기를 가늠하여 본 다음, 상업적으로 활용하기 위해서 반드시 풀어야 할 ‘과제’가 무엇인지 훑어보고자 한다.4.2. 복합형(hybrid) 에서 나노기술로복합형 크로스바/CMOS 회로는 크로스바 구조에 의한 ‘초고밀도화’와 CMOS 회로기술에 의한 ‘다기능성’을 동시에 구현할 수 있다는 장점이 있다. 반면에 크로스바 기술을 많이 접목하면 회로설계나 제조공정상 어려움이 배가되고 CMOS 기술을 주로 적용하면 고밀도화를 꾀할 수 없다.복합형 크로스바/CMOS 회로 중 각광을 받고 있는 구조가 CMOL(CMOS/나노선/분자 복합체)이다. CMOS 회로 전면적 위에 두 세트의 바이아(via) 핀을 먼저 제작한 후 그 위에 나노선 크로스바 어레이를 올려서 CMOS와 나노선과의 접촉회로를 꾸미는 방식이 CMOL이다. 여기서 바이아 핀 중 한 세트는 다른 한 세트에 비해 더 높아서(낮아서) 상부(하부) 나노선 전극을 형성함으로써 크로스바 어레이를 형성한다. 이러한 방식으로 하면, 인버전(inversion), 게인(gain), 디먹싱과 같이 어려운 기능은 CMOS 층에서 구현하고 메모리에서의 데이터 저장, 논리회로에서의 OR 논리소자, 신호라우팅과 같이 상대적으로 쉬운 기능만을 나노선을 이용하여 구현할 수 있어서 두 가지 방식의 장점을 모두 살릴 수 있다.메모리와 논리소자를 하나의 칩에 제작할 수만 있다면, 하나의 크로스바 어레이 출력신호를 다른 어레이의 입력신호로 활용할 수 있도록 크로스바 소자들을 서로 연결할 수 있어서 어레이형 시스템 아키텍처를 제작할 수 있게 된다. 이러한 시스템 아키텍처는 초보수준의 나노아키텍처라고 할 수 있다. CMOS형 기술로는 구현할 수 없는 수준의 인공지능회로를 제작할 수 있는 가능성을 가지고 있다.바텀업 방식으로 대면적의 크로스바 메모리나 논리소자를 제조하기 위해서는 보다 효과적인 어셈블리 기술을 개발하여야 한다. 유체역학적 원리를 적용하여 나노선을 배열함으로써 프로토 타입의 크로스바 회로를 제작할 수 있다는 보고가 있다. Langmuir-Blodgett 방식으로 한 쪽 방향으로 정렬된 나노선을 원하는 간격으로 배열한 첫 번째 층 위에 두 번째 층의 나노선을 수직방향으로 쌓아 올려서 수직 교차하는 구조를 만든 다음, 그 이후의 공정은 기존의 리소 방식으로 패터닝하는 방식도 있다.평행하게 나노선을 배열한 간단한 패턴의 경우, 탑다운 방식으로도 값싸고 생산속도도 높게 제작할 수 있다. 그 중의 하나가 SNAP(superlattice nanowire pattern transfer) 방법이다. 초격자 에지를 선택적으로 식각한 후, 금속 증착하는 방식인데 평행하게 배열되어 있는 금속 나노선을 초고밀도로 제작하는 데에 있어서 매우 유효하다.궁극적으로 바텀업 방식의 장점을 살리려면, 무엇보다도 어떤 재료를 사용하는가와 무관하게 제작할 수 있는 방식을 취하여야 한다. 원하는 나노선을 최적의 방법으로 성장할 수 있는 기판에서 만든 나노선을 접촉인쇄를 통하여 소자용 기판에 나노선을 전사하는 방식도 매우 유망하다(그림 5). 웨이퍼 스케일로 공정을 할 수 있을 뿐 아니라, 3D 구조를 실현할 수도 있다. 예컨대, 열 개층의 나노선을 가지는 전자소자를 제작할 수도 있으며 한 층에는 논리회로를 만들고 다른 한 층에는 비휘발성 메모리를 만들 수도 있다.4.3. 바텀업 기술의 전망새로운 나노스케일 메모리에 대한 끊임없는 욕구를 충족하기 위하여 재료성장, 어셈블리/소자제작 그리고 회로설계 기술에 있어 괄목할 만한 성장을 해오고 있다. 바텀업 기술의 상업적 응용은 이 기술을 적용하기보다 용이한 메모리 소자 분야부터 시작될 예정이다. 근본적으로 극복하여야 할 수많은 문제를 제기하고, 제기된 문제를 해결하기 위해 다양하게 제안된 여러 가지 바텀업 접근 방식에 대하여 철저한 검증이 필요한 시기이다. 예를 들면, ‘나노스케일 메모리용 분자소재를 고밀도화 및 고성능화 가능성을 가지면서도 보다 신뢰성이 높은 고체상태의 스위칭 물질로 대체할 수는 없는가?’라는 질문에 대하여 ‘비정질 실리콘(a-Si)을 스위칭 물질로 사용하여 나노스케일의 저항변화 스위칭 소자를 만드는 데에 성공한 것’은 이 문제를 풀 수 있는 실마리를 제공하고 있다 할 수 있다. 차세대 비CMOS 메모리소자를 제작하는 데에도 기존의 CMOS 기술이 상당한 비중으로 활용될 것으로 예상하고 있다. 이러한 복합형 기술에서의 당면 문제들을 해결하기 위해서는 다양한 분야에서의 전문가들이 함께 머리를 맞대고 연구개발을 해야 할 것이다.머지않은 장래에 나노전자소자를 구현하는 데 있어 여러 가지 독특한 방식의 바텀업 기술이 선보일 것으로 기대되고 있다. 예를 들면, 3D 다기능 나노전자소자나 나노전자소자와 생체소자의 기능을 함께 가지는 복합형 시스템을 만들어 낼 수도 있을 것이다.5. 정리 및 분석자 결론비휘발성 메모리의 고밀도화, 고용량화, 고성능화가 새로운 기능을 가지는 휴대형 이동기기의 발명을 가능하게 할 수도 있고, 반대로 새로운 휴대형 기기에 대한 수요가 비휘발성 메모리에 대한 신기술을 개발하게 하는 구동력 역할을 하기도 한다. 가까운 시일 내에 본격적인 ‘인터랙티브’ 시대를 맞이하고 궁극적으로는 ‘프로액티브(proactive)’ 시대를 맞이하여, 저장용 메모리의 임의접근성이 작업용 메모리의 수준이 될 것으로 예상되고 있다. 이 경우 저장용 메모리와 작업용 메모리의 기능을 동시에 구현하는 유니버설 메모리가 표준메모리로 자리매김할 것으로 예상되고 있으며, 고도화된 메모리 덕분에 상상 속에서만 꿈꾸어 왔던 다양한 디지털 복합기기를 현실 속에서 만나게 될 날이 머지 않을 것으로 기대된다.

회원가입 후 이용바랍니다.

개의 댓글