자일링스(www.xilinx.com)는 FPGA 로직, 임베디드 및 DSP 설계자가 최대 상호운영성을 갖춘 전체 설계 툴 라인에 즉시 접근 가능한 프로그램인 ISE® 디자인 스위트(Design Suite) 10.1을 출시했다. ISE 디자인 스위트 10.1은 작동시간이 평균 2배 빠른 실행 프로그램으로, 이를 이용하는 설계자는 하루에 더 많은 작업을 완성할 수 있다. 자일링스는 타이밍 클로저(timing closure)와 생산성이라는 설계자의 최대 난제를 해결하려고 개발된 스마트익스플로러(SmartXplorer) 기술을 소개한다. 이 기술은 리눅스 머신에 배치된 프로세싱을 활용해 더 많은 작업량을 처리하고, 프로세싱 및 다양한 구현 전략으로 작업 속도를 최대 38%까지 향상시킨다. 스마트익스플로러 기술은 개별 타이밍 보고서를 사용해 사용자가 각각 작업량을 모니터 할 수 있는 툴을 제공한다.글로벌 시장의 통신 솔루션 및 고객중심 정보기술의 선도업체인 후지쯔의 포토닉(Photonic) 시스템 그룹 선임 엔지니어, 야스히로 오바(Yasuhiro Ooba)는 “ISE 디자인 스위트 10.1은 우리 설계 팀에게 매우 중요한 프로그램으로, 작업시간을 최대 80%까지 개선했다. 작업시간이 빨라질수록 개발시간이 크게 단축되어, 제품의 출시 속도가 가속화된다."고 말했다.데이터센터 I/O 가상화 기술의 선도업체인 씨고 시스템즈(Xsigo Systems)의 로직 설계자, 혼다 양(Honda Yang)은 “스마트익스플로러는 FPGA 설계에 강력한 기술을 제공한다. 이 기술이 없었다면 우리는 다수의 서버에 로그인하여 각각의 PAR 작업을 수동으로 관리해야 했을 것이다."라면서 "스마트익스플로러를 사용함으로써 작업이 20%나 더 빨리 완성됐다."고 말했다.ISE® 파운데이션™의 플랜어헤드 라이트 툴을 사용하면, 수상경력이 있는 플랜어헤드 설계 및 분석 툴이 가진 강력한 계획 및 분석 능력을 이용할 수 있다. 플랜어헤드 라이트는 추가비용이 없이 혁신적인 핀어헤드(PinAhead) 기술을 갖추고 있으며, 이는 타깃 FPGA와 PCB 사이의 복잡한 인터페이스를 단순화시키기 위한 목적으로 설계한 솔루션이다. 핀어헤드 기술은, 핀 배치가 상호작용 하는 동안 설계 규칙 점검을 실행하게 됨으로써, 일반적으로 다운스트림되는 핀 아웃 관련 변화를 제거한다. 이로써 초기에 핀아웃의 명료성을 촉진한다. 핀 지정이 완료되면, 핀어헤드는 CSV(comma separated value) 파일이나 VHDL 또는 베릴로그(Verilog) 헤드를 통해 I/O 포트 정보를 제공한다.자일링스는 ISE 디자인 스위트 10.1로 최적의 실행 프로그램 설정을 결정하는 방법을 단순화시켰다. 설계자는 자신의 목표가 성능 최대화, 디바이스 사용 최적화, 동적 파워 감소, 구현시간 최소화인지에 관계 없이, 자신만의 독특한 설계 목표를 규정하고 설정할 수 있게 된다. 또한, 설계자는 로직 이용률을 평균 10% 정도 개선할 수 있다.ISE 디자인 스위트 10.1을 이용하면 EDA의 선도업체인 멘토 그래픽스(Mentor Graphics)와의 공동작업 결과물들을 이용할 수 있다. IEEE IP 암호화 모델을 이용하는 ISE 디자인 스위트 10.1은 작동시간을 최대 2배 향상시킨다. 또한, 새로운 성능에 최적화된 BRAM, DSP, FIFO 시뮬레이션 모델은 RTL 시뮬레이션 작동시간을 추가로 2배 더 감소시킬 수 있다.산업 조사를 통해 프로세스의 지오 메트릭(geometric)이 계속 작아짐에 따라, 파워 설계를 충족시킨다는 것은 FPGA 설계자에게 새로운 도전이라는 것이 밝혀졌다. ISE 디자인 스위트 10.1은 설계 초기에 파워 요건을 분석하고, 전 설계과정에서 동적 파워를 최적화하는 것이 가능하다.2세대 엑스파워 파워 분석 툴은 개선된 사용자 인터페이스를 제공하여 파워 추정능력을 향상시킴으로써, 블록, 계층(hierarchy), 파워레일 및 사용한 리소스에 따라 파워 분석을 용이하게 한다. 정보는 텍스트 및 HTML의 2가지 양식으로 제공되는데, 이것은 여타 로직 업체가 제공한 고정된 추정 웹 페이지에서 크게 발전된 것으로, 보다 정확한 파워 분산 정보를 제공한다.ISE 디자인 스위트 10.1은 광범위하고 편리한 파워 최적화를 제공한다. 통합된 '파워 최적화 설계 목표' 특성을 이용하면, 사용자는 간단한 1단계 과정을 통해 파워를 최적화시킬 수 있다. 도표, 위치 및 루트 알고리즘의 개선으로 사용자는 설계 시에 65나노 버텍스®-5 디바이스의 경우는 평균 10%, 스파르탄™-3세대 FPGA의 경우는 평균 12%의 동적 파워를 감소시킬 수 있다.ISE 디자인 스위트 10.1은 사용자가 ISE 프로젝트 내비게이터에 시스템 제너레이터 모듈을 쉽게 추가할 수 있는 상호운영성 등을 포함한 다양한 사용 편이성 강화 방식을, 자일링스 임베디드 및 DSP 툴 모두에 도입하였다. 이로써 사용자는 최적의 임베디드 및 DSP 설계를 보다 빨리 완성할 수 있다.임베디드 및 시스템 제너레이터와의 툴 간 통합성의 강화는 임베디드 및 DSP 가 결합된 보다 복잡한 FPGA SoC 설계를 가능하게 한다.
회원가입 후 이용바랍니다.
개의 댓글
0 / 400
댓글 정렬
BEST댓글
BEST 댓글 답글과 추천수를 합산하여 자동으로 노출됩니다.
댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글수정
댓글 수정은 작성 후 1분내에만 가능합니다.
/ 400
내 댓글 모음
저작권자 © 테크월드뉴스 무단전재 및 재배포 금지