불과 몇 년 전에는, 기업이 반도체 소비의 절반 이상을 차지했으나 오늘날 소비의 원동력은 일반 소비자들이다. 휴대전화에서 TV, 컴퓨터, 자동차에 이르기까지 소비자들은 원동력의 주체로 그 자리에 있으며 시장의 경쟁 구도는 그 어느 때보다도 치열하다. 제품의 차별화는 성공 혹은 실패의 갈림길을 의미하며, 무엇보다도 비용이 가장 중요한 결정 요소가 되고 있다. 시스템 제조업체들에게, 비용은 시장에서 가장 치열한 싸움의 요소를 의미하며 유감스러우나 매우 짧은 제품의 수명을 뜻한다. 여러분이 최초의 매출액을 계산하기도 전에, 경쟁자는 더욱 새롭고 더욱 정교하며 더욱 저렴한 모델을 가지고 여러분 뒤에 바짝 서 있다.게다가 시장의 세분화는 대규모 시장이었던 형태를 다양한 특징, 기능, 지역성에 걸쳐 특정 소비자의 요구를 충족시키는 더욱 세분화 된 시장으로 나누고 있다. 예를 들어 전반적으로 매년 핸드셋 시장은 수억대 규모를 형성하고 있는 가운데, 이 시장은 기타 무선 인터페이스, 카메라를 탑재하거나 탑재하지 않은 기기, MP3를 탑재하거나 탑재하지 않은 기기, PDA를 탑재하거나 탑재하지 않은 기기 등 다양한 기능을 가진 핸드셋으로 구성되고 있다. 그렇다면 이 모든 것은 무엇을 의미하는가?이러한 시장의 역학 관계는 반도체 산업 전반에 걸쳐 급격한 변화를 유도하고 있다. 시장 적시 출시(time to market), 타임 인 마켓(time in market), 타임 투 프라핏(time to profit)과 같은 시간 압력들은 시스템 설계자와 칩 공급업체들이 더욱 창조적인 비즈니스 모델을 추구하게 한다. 예를 들어 65nm 단계로 돌입했을 때, 파운드리 업체들은 자신들의 칩 파트너사들과 더욱 긴밀한 관계를 형성해 독자적인 협력 모델을 구축하려 할 것이다. 이것은 R&D 예산이 너무 작고 ROI 기대치는 달성하기 어렵기 때문에 중요하다. 알테라와 TSMC는 이 모델과 관련해 성공적인 업적을 달성했으며 현재 업계의 표준으로 자리 잡았다.공정 구조가 축소되기 때문에, 칩 개발 비용의 증가 요소는 시장에 진출하려는 신규 사업자의 수를 최소화시키며 기존의 기술을 주류에서 몰아내고 있다. ASIC과 ASSP는 심한 압력하에 있다. 그 결과 프로그래머블 로직 디바이스(PLD)와 스트럭처드 ASIC과 같은 더욱 유연한 솔루션들이 주목을 받고 있다. 프로그래머블 로직 디바이스들은 집적도 및 성능을 향상시키면서 로직 엘레멘트(LE)당 가격을 해마다 대략 20%의 비율로 감소시켜 준다. 무어의 법칙은 프로그래머블 로직에 기술 및 경제적 관점 모두에서 이를 지지하며, 명백하게 증명되고 있다. 오늘날 알테라는 2001년 이후 7배 더 많은 로직 엘리먼트를 제공하고 있다. 게다가 10,000레벨에서 ASIC 설계는 대략 1,000까지 하강시킨다.현재 PLD는 초기 프로그래머블 로직 디바이스인 EP300(20년 전, 알테라가 고안함)과 현격한 차이를 보인다. 지난 세월의 PLD가 프로토타입형 플랫폼이었다면, 이제 PLD는 훨씬 더 엄격한 프로토타입형 플랫폼이다. 그러나 최초 고안의 기본적인 토대 및 가치 목적은 여전히 존재한다. 이것은 엔지니어들에게 시장에 보다 신속하게 출시할 수 있는 매개물을 제공한 것이다. 프로그래머블 시장이 그동안 어떻게 변해 왔으며 어떻게 이러한 시장 원동력으로 대표될 수 있었을까?오늘날 프로그래머블 시장은 단순한 글루로직 애플리케이션을 위한 집적도가 매우 낮은 저가형 CPLD에서부터 2,000~180,000의 로직 엘리먼트(logic elements)로 확장되고 2달러 미만에서 1,000달러 가격대를 형성하는 FPGA에 이르는 광범위한 제품으로 구성되어 있다. EP300은 저집적도, 저가형 프로그래머블 디바이스인 오늘날의 CPLD를 진화시켰으며 이러한 기본적인 구조를 소위 매크로 셀(macrocell)이라 부른다. 가장 최신형 CPLD는 FPGA 아키텍처로부터 기본 구조를 가져와, 현재 4-입력 LUT를 기본구조로 가지고 있다.2006년과 그리고 향후에는, CPLD와 FPGA와의 간격이 흐려질 전망이다. 그 이유는 설계 엔지니어들이 새로운 목표를 위해 CPLD 설계를 선택하고 있기 때문이다. 오늘날의 FPGA 세계에서 여러분은 2달러 미만에서 진정한 저가형 FPGA를 가질 수 있으며, 필요하다면 프로토타입에서 생산에 이르는 제품에 적용할 수 있다. 평면 디스플레이 제조업체들의 대부분은 대규모 물량으로 이러한 저가형 FPGA를 이용하고 있다.수많은 소비자들과 다른 대량 생산 제조업체들에게, 저가형 FPGA는 성배(聖杯: Holy Grail), 즉 치열한 시장에서 성공할 수 있는 매우 귀중한 경쟁 요소의 핵심이다. 앞으로 우리는 로직 선적에서 엄청난 증가가 있을 것으로 예측하며, 주로 대량 생산 애플리케이션에서 저가형 FPGA를 통해 주도될 것이다. 여러분은 프로그래머블 로직으로 그 이전에는 결코 해결할 수 없었던 애플리케이션에서 FPGA와 CPLD를 보게 될 것이다.ASIC과 같은 집적도와 성능을 갖춘 고집적 FPGA는 전통적으로 뛰어난 프로토타입형 플랫폼이었다. 따라서 FPGA는 앞으로도 뛰어난 프로토타입형 플랫폼으로 지속될 것이다. 계획이 진행되는 동안, 제조업체들은 비용과 같은 위험요소를 주의 깊게 살펴봐야 하며 시장에 처음 출시하는 시도에서 대량 생산을 할 것이다. 그러나 지금 새로운 방식이 존재한다.여러분은 대량 생산을 위해 대량 설계 프로토타입을 선택해 HardCopy즶 스트럭처드 ASIC으로 신속하고 완벽하게 이동할 수 있다. 그렇게 함으로써 골치 아픈 일에서 벗어날 수 있으며 상당한 비용 절감까지 얻을 수 있게 된다. 우리는 FPGA에서 스트럭처드 ASIC 기법이 프로토타입에서 대량 생산까지 업계의 사실상 플랫폼이 될 것으로 전망하고 있다. 시스템 제조업체들은 이 기법의 이점을 점점 더 많이 이용하게 될 것이며 소유 총 비용(TCO: Total Cost Of owNership)을 낮추고 더 높은 가치의 대규모 프로젝트에 엔지니어 자원을 집중시키는 이점을 얻게 될 것이다.그러나 시장 진출을 위해 흥미롭고 혁신적인 방법을 개발하고 전반적인 비용을 감소시키는 주도적 역할은 반도체 업체들이 하게 된다. 잘 조직화된 ASSP 회사는 자신들의 포트폴리오를 확장하고 경쟁사보다 먼저 시장에 새로운 칩을 출시하는 것이 필요했다. 그들의 솔루션은 어떤가?스크래치에서 ASIC을 구축하는 대신, 그들은 FPGA 개발 모드를 수많은 고객사들에게 보내 고객사들이 필요한 ‘머스트-해브(must -have)’ 성능과 기능을 입력하라고 요청했었다. 모든 입력을 수집해 최종 FPGA 슈퍼세트에 설계 할 때, 그 FPGA는 대량 생산을 위해 HardCopy 스트럭처드 ASIC으로 이동된다. ASSP 회사는 수많은 고객을 만족시키기 위해 그 기능이 담긴 바로 그 세트를 가지고 경쟁사 보다 조금 빨리 시장에 자신들의 새로운 칩을 출시했었다. 자, 이제 혁신이 혁신을 주도하는 세상이다.
회원가입 후 이용바랍니다.
개의 댓글
0 / 400
댓글 정렬
BEST댓글
BEST 댓글 답글과 추천수를 합산하여 자동으로 노출됩니다.
댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글수정
댓글 수정은 작성 후 1분내에만 가능합니다.
/ 400
내 댓글 모음
저작권자 © 테크월드뉴스 무단전재 및 재배포 금지