AMD와 IBM은 프로세서의 성능 및 전력 효율 개선을 위한 신기술인 스트레인드 실리콘 트랜지스터 기술(strained silicon transistor technology)을 개발했다고 발표했다. 이 기술을 사용한 트랜지스터는 동일한 전력 수준의 기존 트랜지스터보다 약 24% 향상된 속도를 기록하고 있다.속도가 빠르고 전력 효율성이 높은 트랜지스터는 고성능 저전력 프로세서의 기본 구성요소이다. 트랜지스터가 작아지면 처리 속도는 빨라지지만 전기 누설 또는 비효율적인 스위칭으로 인해 발열과 전력 소모 증가의 문제가 발생할 수 있다.AMD와 IBM이 공동 개발한 스트레인드 실리콘은 이러한 난제를 극복한다. 이로써 AMD와 IBM은 SOI(silicon-on-insulator) 기술과 스트레인드 실리콘 기술을 함께 적용하여 반도체의 성능 향상 및 절전 효과를 더욱 획기적으로 개선시킨 최초의 회사가 되었다.AMD는 2005년 상반기부터 새로운 스트레인드 실리콘 기술을 사용한 90나노미터 AMD 애슬론 64 제품을 시판할 계획이다. AMD는 또한 점차 자사의 AMD64 기술 기반의 멀티코어 프로세서를 포함하는 모든 90나노미터 프로세서 플랫폼에 이 기술을 적용할 계획이다. IBM은 2005년 초에 자사의 Power Architecture 기반 칩을 포함한 다양한 90나노미터 프로세서 플랫폼에 이 기술을 도입할 예정이다.이른바 "듀얼 스트레스 라이너(dual stress liner)"라는 이 새로운 스트레인드 실리콘 프로세스는 한 트랜지스터에 있는 실리콘 원자를 늘려 다른 트랜지스터에 있는 원자를 압축하는 방식으로 n채널 및 p채널 트랜지스터라고 불리우는 두 가지 유형의 반도체 트랜지스터의 성능을 모두 향상시킨다. 듀얼 스트레스 라이너 기술은 새로운 생산 기술에 대한 별도의 투자나 노력없이 바로 표준 툴과 재료를 사용해 대량 생산에 들어갈 수 있다.AMD와 IBM 연구원들은 업계 최초로 기존의 기술을 사용하여 반도체 내 두 가지 트랜지스터 유형의 성능을 동시에 향상시키고 있다.AMD-IBM 듀얼 스트레스 라이너에 관한 자세한 내용은 2004년 12월 13일~15일 캘리포니아주 샌프란시스코에서 열리는 2004 IEEE 국제 전자장비회의(2004 IEEE International Electron Devices Meeting)에서 발표될 예정이다. SOI 기술을 사용한 듀얼 스트레스 라이너는 뉴욕주 이스트 피시킬에 소재한 IBM의 반도체 연구개발센터(SRDC)에 근무하는 IBM, AMD, 소니 및 도시바 소속 엔지니어들과 독일 드레스덴에 있는 AMD Fab 30 설비에서 근무하는 AMD 엔지니어들에 의해 개발되었다.한편 양사는 2003년 1월부터 차세대 반도체 제조 기술 개발 분야에서 공동 연구를 진행해왔다.
이 기사를 공유합니다
저작권자 © 테크월드뉴스 무단전재 및 재배포 금지