기존 트랜지스터의 2배에 달하는 성능을 발휘하는 새로운 설계향후 주요 과제를 해결하는 완벽한 솔루션 제공캘리포니아, 서니베일 – 2003년 12월 9일 AMD(AMD: NYSE)는 워싱턴 DC에서 개최된 2003 IEEE 국제전자장비회의(IEDM, International Electron Device Meeting)에서 혁신적인 차세대 SOI(silicon-on-insulator) 트랜지스터 설계에 대한 세부 사항과 더불어 기존 마이크로 프로세서 내에서 SOI 기술을 성공적으로 활용하는 새로운 정보를 발표했다.AMD의 공정 기술 개발 담당 부사장인 크레이그 샌더(Craig Sander)는 “이 차세대 SOI 트랜지스터는 AMD의 여러 혁신 기술을 단일 설계에 통합한 독보적인 기술이다. 이는 AMD가 현재는 물론 미래에도 변함없이 저전력 고성능 트랜지스터에 대한 고객의 요구에 부합하기 위한 주요 연구 노력을 통해 달성된 중요한 성과이다”라고 신 기술의 의의를 설명했다.완벽한 45nm(nanometer) 솔루션 시대 대비AMD의 새로운 트랜지스터는 반도체 업계가 45nm 기술 세대 (또는 “노드”)를 맞이하면서 직면하게 되는 주요 과제 중 상당 수를 해결할 수 있는 매우 신뢰할 수 있는 솔루션을 제공할 것으로 기대를 모으고 있다. 1 나노미터(nm; nanometer)는 10억분의 1 미터이다.AMD 펠로우인 밍-렌 린(Ming-Ren Lin)은 “신기술 세대를 위해 트랜지스터를 축소할 때마다 새로운 과제에 직면하게 된다. 트랜지스터가 오프 상태일 때 누수를 줄이는 것 뿐만 아니라, 트랜지스터가 온 상태일 경우 전기 흐름을 최대화하는 것 또한 중요한 과제이다. 여타 업체들의 연구에서는 이들 과제를 개별적으로 해결하고 있지만, AMD는 온, 오프 상태의 과제를 모두 해결하는 것을 목표로 하고 있다”고 밝혔다.현재 국제 반도체 기술 로드맵 (ITRS, International Technology Roadmap for Semiconductors)은 45nm 세대를 위한 성능 기대치를 달성하기 위해, 전기 흐름을 온 및 오프 상태로 전환하는 트랜지스터의 주요 부품인 트랜지스터 게이트의 크기가 20nm 정도로 축소되어야 할 것으로 예측하고 있다. 현재 AMD의 최고 성능 마이크로프로세서의 최소 게이트 크기는 약 50nm이다.린은 “트랜지스터 게이트의 크기를 획기적으로 축소해서 트랜지스터 성능에 결정적인 향상을 꾀할 수 있다. 이러한 기술 혁신에 발맞추기 위해, 주도적인 제조업체들은 반드시 AMD의 차세대 SOI 트랜지스터와 같은 혁신적인 트랜지스터 구조를 채용해야 할 것이다”고 전망했다.독보적인 멀티 게이트 설계현재의 트랜지스터 설계 방식과는 달리, AMD의 새로운 트랜지스터 설계는 3개의 게이트를 사용하고 있으며, 트랜지스터 게이트를 20nm 이하로 계속 줄일 수 있도록 지원하는 여러 혁신 기술뿐만 아니라, 처리 속도를 더욱 향상시키면서 전기 누수는 훨씬 감소시키는 이점을 제공한다. 또한, AMD의 트랜지스터는 트랜지스터 성능에 부정적인 영향을 미치는 것으로 알려진 소위 “high-k” 게이트 유전(gate dielectric) 물질을 사용하지 않는다.린은 “우리는 기존의 물질을 새로운 방식으로 활용하는 체계적인 방식을 취해왔으며,그 결과, 20nm 게이트 크기로 성능이 입증된 솔루션을 제공할 수 있게 됐다. 이로써, 향후 10년 동안의 기술 발전을 주도하게 될 기술 혁신이라고 할 수 있다”고 강조했다.새로운 멀티게이트 설계에 사용된 AMD 연구 기술은 다음과 같다.-FDSOI(Fully depleted SOI) : 현재의 SOI의 성능 및 절전 이점을 한층 강화시키는 차세대 SOI 기술-메탈 게이트 : 현재 사용되고 있는 폴리실리콘이 아닌, 니켈 실리사이드(nikel-silicide)를 사용해 만든 게이트로서, 전기 흐름을 향상시키는 동시에, 원치 않는 전기 누수를 줄일 수 있다.-LSC(locally strained channel) : 첨단 물질을 구조적으로 결합하는 혁신적인 방식으로서, 트랜지스터의 전기 경로 내에 있는 원자를 “변형(strain)시킴으로써, 전기가 보다 완벽하게 전달될 수 있도록 보장한다.AMD의 방식을 통해, 트랜지스터가 전례 없이 탁월한 성능을 제공하면서도 전류 누수를 대폭 감소시킨 사실이 입증됐다. 컨퍼런스에서 발표된 AMD의 멀티 게이트 연구 결과에 대한 보다 자세한 기술 정보는 www.amd.com/IEDM03_triple에서 제공되고 있다.-SOI 이점의 확장AMD의 차세대 SOI 연구는 AMD가 AMD Fab 30 내 대량 생산 환경에서 SOI 기술을 성공적으로 활용함으로써 뒷받침되고 있다. AMD는 이러한 성공에 대해 IEDM에서 상세히 밝혔으며, 제품 성능을 향상시키고, 전력 요구를 줄이기 위해 AMD64 프로세서에서 사용한 SOI 기술에 대해 심층적인 정보를 제공했다.샌더(Sander)는 “SOI는 AMD OpteronTM 프로세서가 업계 최고 수준의 32비트 및 64비트 성능을 제공하는 동시에, 전력 소모를 최소화하는데 기여한 핵심 기술이다. 전력 소모가 적으면 발열량도 감소된다. 기업의 IT 담당자에게 있어, 발열량 감소는 총소유비용을 줄이고, 신뢰성을 보장할 수 있는 중요한 요인이 될 수 있다”고 지적했다.또한, AMD는 최초로 회로 성능 향상을 위해 “low-k” 유전 물질(dielectric material)로 알려진 기술을 도입한 선도 전략에 대해서도 설명했다. 이 low-k 물질은 전기적인 신호를 칩으로 보내고 이러한 신호를 전파하는데 필요한 에너지를 감소시키는 구리 연결선의 절연 처리에 사용된다. AMD는 AMD Fab 30의 130nm 공정을 필두로, low-k 물질을 대량 생산 환경으로 도입함으로써, 업계 리더로서의 입지를 한층 강화하게 됐다.
회원가입 후 이용바랍니다.
개의 댓글
0 / 400
댓글 정렬
BEST댓글
BEST 댓글 답글과 추천수를 합산하여 자동으로 노출됩니다.
댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글수정
댓글 수정은 작성 후 1분내에만 가능합니다.
/ 400
내 댓글 모음
저작권자 © 테크월드뉴스 무단전재 및 재배포 금지