[테크 리포트] 48V AI 서버 보호 문제, ‘핫스왑 컨트롤러’로 해결

[테크월드뉴스=이광재 기자] AI(인공지능)와 머신러닝의 발전으로 인해 엔터프라이즈 서버는 대량의 데이터와 스토리지를 동시에 처리하면서 전력을 매우 많이 소모하게 됐다.

각 서버 마더보드의 정상 상태 전력 정격은 일반 서버의 1kW~2kW와 달리 5kW~6kW로 증가했다. 하지만 폼팩터는 여전히 동일하기 때문에 전력 밀도 증가에 대응해 시스템을 설계해야 한다는 과제가 발생한다.

AI 서버에서 과도 부하의 부하 진폭, 회전율 및 주파수는 일반 서버에 비해 3~4배 증가했다.

<그림1>에서는 입력이 핫스왑 회로로 보호된 다음 모든 다운스트림 시스템 부하에 분산되는 48V 랙 서버의 일반적인 전력 분배를 보여준다.

이 글에서는 AI 기반 프로세서가 48V 서버 설계에 가져오는 다양한 과제를 논의하고 <표1>에 설명된 시스템 사양에 맞는 안정적인 핫스왑 솔루션을 구현하기 위한 설계 및 레이아웃 지침과 중요한 팁과 요령을 소개한다.

48V AI 서버를 위한 핫스왑 회로 설계의 어려움

핫스왑 회로 구성이 몇 년 동안 어떻게 진화해 왔는지 살펴보면 참 흥미롭다. 핫스왑 솔루션은 주 전원 제어 스위치 역할을 하는 N 채널 MOSFET(금속 산화막 반도체 전계 효과 트랜지스터), 전류를 측정하는 감지 저항, MOSFET의 통과 전류를 제어하기 위한 루프를 완료하는 전류 감지 증폭기가 포함된 핫 스왑 컨트롤러라는 3가지 주요 부품으로 구성된다.

<그림2>에서 볼 수 있듯이 저전력 설계에 하나의 MOSFET 기반 핫 스왑 솔루션을 사용할 수 있다. 기본적으로 핫스왑 컨트롤러에는 돌입 및 고장 전류를 제한하면서 MOSFET의 SOA(안전 작동 영역)를 보장하는 전류 및 전력 제한 기능이 제공된다. 이러한 기능은 저전력(<500W) 핫 스왑 솔루션을 설계하는 데 충분하다.

디지털 부하가 증가함에 따라 시스템에는 더 높은 출력 커패시턴스(>470µF)가 필요하며 이를 위해 정상 상태 전류를 지원하는 병렬 MOSFET와 MOSFET를 SOA 내로 유지하기 위한 출력 전압 회전율 제어의 채택이 필요하다.

출력 전압 회전율 제어 방법에서 게이트-GND 전체에 배치된 커패시터 C_dv/_dt(그림3 참조)는 게이트 및 출력 전압의 회전율을 제한하며 이는 돌입 전류를 제한한다.

MOSFET은 내부 전력 손실이 줄어들고 더 긴 시간에 걸쳐 분산될 때 더 많은 에너지를 처리할 수 있다. 따라서 출력 커패시턴스가 증가할 때 시동시 MOSFET의 돌입 전류와 전력 손실을 모두 줄이려면 C_dv/_dt를 더 높여야 한다.

Cdv/dt가 더 높은 경우 턴오프 프로세스에 방해가 되지만 핫 스왑 컨트롤러의 풀다운 강도가 제한된다. 이를 위해서는 <그림4>에 나와 있는 것처럼 C_dv/_dt용 로컬 PNP(P-채널 N-채널 P-채널) 기반 방전 회로가 필요하다.

시동 중에는 C_dv/_dt가 같은 방식으로 회전율을 제어하지만 턴오프 이벤트 중에는 Q1 PNP 트랜지스터가 활성화돼 C_dv/_dt를 로컬로 방전한다. 다이오드 D1은 게이트 핀으로의 C_dv/_dt 방전을 차단하므로 게이트 핀의 스트레스를 줄이고 컨트롤러의 적절한 작동을 보장한다.

AI 기반 그래픽 처리 장치 애플리케이션에서 핫스왑 솔루션은 약 150A의 전류를 지원해야 하며 고주파, 고회전율 부하 과도현상을 지원해야 한다. 이러한 요구사항으로 인해 3가지 새로운 과제가 제기된다.

과제1: 출력 단락 동안의 턴오프 지연= 부하 전류가 증가하면 최대 정상 상태 MOSFET 접합부 온도를 안전한 값(100~125°C)으로 제한하기 위해 더 많은 MOSFET을 병렬로 연결해야 한다.

예를 들어 70°C의 주변 온도에서 150A의 정상 상태 부하 전류를 지원하려면 TI의 CSD19536KTT MOSFET 8개가 병렬로 연결돼야 정상 상태 MOSFET 접합부 온도를 100°C로 제한할 수 있다.

병렬로 연결된 MOSFET은 열적으로 도움이 되지만 핫스왑 컨트롤러의 게이트 핀에서 유효 커패시턴스를 높이고 턴오프 대응에 영향을 미친다.

출력 단락시 고장 전류가 추가로 축적되는 것을 방지하고 MOSFET, 입력 전원 공급 장치 또는 PCB(인쇄 회로 보드)의 손상을 방지할 수 있을 만큼 MOSFET을 충분히 빠르게 꺼야 한다.

TI LM5066I 핫스왑 컨트롤러의 게이트 풀다운 강도는 160mA로 제한되며 이는 단락 이벤트 중에 모든 MOSFET 8개를 완전히 끄기에는 충분하지 않다.(그림5 참조)

과제2: 부하 과도 현상 중 의도치 않은 게이트 턴오프= C_dv/_dt를 위한 로컬 PNP 기반 방전 회로는 출력 단락 이벤트 중에 MOSFET을 안정적으로 끄는 데 도움이 되지만 고주파, 고회전율 부하 과도 현상이 있으면 의도치 않은 게이트 턴오프를 유발한다.

부하 스텝업 동안 핫스왑 회로의 유한한 입력 및 출력 임피던스로 인해 MOSFET 소스 노드의 전압이 떨어진다. 소스 노드의 전압 강하는 MOSFET의 C_GS 커패시턴스를 통해 MOSFET 게이트 노드로 커플링돼 게이트 노드의 전압도 함께 떨어지게 한다.

MOSFET 소스 노드는 부하 스텝다운 중에 복구된다. LM5066I 핫스왑 컨트롤러의 제한된 게이트 전류(일반적으로 20㎂)로 인해 게이트 노드를 이전 레벨로 완전히 복구할 수 없다. 따라서 핫스왑 컨트롤러 게이트는 후속 부하 과도 사이클에서 계속 더 낮아져 Q1에 베이스-이미터 전압을 생성한다.

마지막으로 PNP 양극성 접합 트랜지스터 Q1이 켜지고 시스템을 잘못 셧다운한다. <그림6>에서는 전체 프로세스를 보여주며 <그림7>에서는 해당 테스트 결과를 보여준다.

과제 3: 제어된 (느린) 턴온시 병렬 공진= 일반적으로 병렬 MOSFET은 선형 작동 영역에서 단일 MOSFET보다 기생 오실레이션이 더 발생하기 쉽다. 이는 드레인, 소스 및 게이트 노드에 존재하는 기생 스트레이 패키지 인덕턴스와 커패시턴스가 콜피츠(Colpitts) 오실레이터와 비슷한 공진 탱크 회로를 형성하기 때문이다.

게이트 드라이브 강도가 2A를 초과하는 스위칭 레귤레이터와 달리 게이트 드라이브 강도가 낮은(20㎂) 핫스왑 컨트롤러는 선형 영역에서 MOSFET을 작동시켜 시동시 돌입 전류를 제한한다. 따라서 핫스왑 MOSFET의 병렬 조합은 매우 취약하며 지속적인 진동을 생성할 가능성이 더 높다.

이 현상은 단락으로 전원이 공급되는 고장 상황에서 MOSFET의 SOA(안전 동작 영역)을 위반하게 만들어 결국 MOSFET 손상을 초래한다.

제안된 회로 개선 사항

이 3가지 과제를 해결하는 데 도움이 되는 회로 개선 사항에 대해 알아보자.

턴오프 대응 개선= <그림8>에 나와 있는 제안된 솔루션에서 -PNP 트랜지스터(Q_PD 및 R_PD)를 사용하는 외부 고속 풀다운 회로를 도입하면 턴오프 속도가 빨라진다.

출력 단락 이벤트 동안 160mA의 게이트 풀다운 전류는 R_PD 저항 전체에서 상당한 전압 강하를 생성해 PNP 트랜지스터(Q_PD)의 빠른 풀다운을 지원한다. 이렇게 되면 모든 병렬 MOSFET의 게이트-소스가 단락돼 MOSFET를 즉시 끄고 전원 경로를 신속하게 분리한다.

<그림9>에서는 빠른 풀다운 회로에서 단락 이벤트가 발생할 경우의 실험 결과를 보여준다.

동적 부하시 의도치 않은 턴오프 문제 해결= <그림8>에서도 나와 있듯이 이 솔루션에서 핫스왑 게이트 노드는 D_SS 다이오드를 사이에 배치해 MOSFET 게이트 단자에서 디커플링된다.

이렇게 변경하면 핫스왑 컨트롤러 게이트 노드로의 출력 전압 리플의 반사를 제거하고 소프트 시작 PNP 트랜지스터 Q_ss의 의도치 않은 턴온을 방지하는 데 도움이 된다.

다이오드의 위치를 변경해도 시동시 컨트롤러 동작이나 오류 이벤트에 영향을 주지 않는다.

테스트 결과(그림10 참조)에서 볼 수 있듯이 시스템은 20A에서 120A로의 큰 부하 변화에서도 1kHz 주파수로 지속적으로 작동한다.

기생 진동 감쇠= 각 MOSFET의 게이트와 직렬로 댐핑 저항(R_G1, R_G2, R_G3)을 추가하면 시스템의 기생 오실레이션을 제거할 수 있다.

일반적으로 TI에서는 10Ω 0603 패키지 저항을 권장하지만 기생에 따라 1Ω 정도의 낮은 값도 도움이 될 수 있다. PCB에서 테스트하고 댐핑 저항의 값을 결정하는 것이 좋다.

설계 가이드라인 및 부품 선택

<표1에> 표시된 시스템 사양을 LM5066I 설계 계산기에 입력하면 전류 감지 저항(R_SNS), 전력 제한 저항(R_PWR), 오류 타이머 커패시터(C_TIMER), 소프트 시작 커패시터(C_dv/_dt) 및 병렬로 연결해야 하는 선택한 MOSFET의 개수(N) 값을 얻을 수 있다.

48V 인공지능 서버를 위한 8kW 핫스왑 레퍼런스 설계에서 R_SNS=330µΩ, R_PWR=28.7kΩ, C_TIMER=10nF, C_dv/_dt=47nF, N=8이다.

<방정식1>을(를) 보고 <그림8>을(를) 사용해 R_PD 저항을 선택한다.

여기서 V_BE(sat)는 Q_PD PNP 트랜지스터의 베이스-이미터 포화 전압이고 I_GATE(CB)는 LM5066I 핫스왑 컨트롤러의 POR(Power-On Reset) 회로 차단기 싱크 전류다. 8kW 핫스왑 레퍼런스 설계는 R_PD 값=20Ω을 사용한다.

C_dv/_dt 방전 회로

<그림8>은(는) D_SS에 100V 신호 다이오드를 사용한다. 다이오드는 수십 밀리암페어의 순방향 전류를 처리해야 한다. 8kW 핫스왑 레퍼런스 설계는 다이오드(Diodes Inc.)의 ‘BAV16W-7-F’를 사용한다.

턴오프 중에 3가지 부품 중 어느 것도 스트레스를 받지 않도록 R_SS1, R_SS2 및 Q_SS를 반복적으로 선택해야 한다.

Q_SS의 경우 콜렉터-이미터(VCEO) 및 콜렉터-베이스(VBEO) 전압이 >100VDC이고 연속 콜렉터 전류가 >200mA인 표준 PNP 트랜지스터를 선택할 수 있다. R_SS1 및 R_SS2에 대한 값과 해당 전원 정격을 선택해 Q_SS 트랜지스터를 통해 흐르는 전류를 안전한 값으로 제한한다.

턴오프 중에 과도 피크 전력 스트레스를 관리하려면 R_SS2에 특수 고전력 저항을 사용해야 한다. 8kW 핫스왑 레퍼런스 설계는 Q_SS에 온세미 ‘MMBT5401LT1G’를 사용하며 R_SS1=100Ω이고 R_SS2=499Ω다(Vishay RCS0805499RFKEA).

입력 핫플러그 및 출력 단락 이벤트 동안 과도 과전압으로부터 보호하기 위해 입력 TVS(과도 전압 억제) 다이오드가 필요하다. TI TVS 다이오드 권장 툴은 TVS 다이오드의 부품 번호(전압 및 전원 정격)와 병렬로 연결할 TVS 다이오드 수를 획득하는 데 도움이 된다. 8kW 핫스왑 레퍼런스 설계는 리틀퓨즈(Littelfuse) 8.0SMDJ60A TVS 다이오드 3개를 사용한다.

출력 단락 이벤트가 발생할 경우 음의 과도 현상으로부터 핫스왑 컨트롤러의 출력 핀을 보호하기 위해 출력 쇼트키 다이오드가 필요하다. 8kW 핫스왑 레퍼런스 설계는 온세미 FSV20100V 쇼트키 다이오드 3개를 사용한다.

결론

새롭게 부상하는 48V AI 서버는 기존 서버보다 피크 및 정상 상태에서 훨씬 더 많은 전력을 요구한다. 높은 전력 소비와 함께 빠르고 과도적인 동적 특성으로 인해 핫스왑 컨트롤러와 병렬 MOSFET을 사용한 프론트 엔드 보호 설계에 어려움이 발생한다.

이러한 과제에는 실제 고장 상황에서 병렬 MOSFET의 빠른 턴오프와 더불어 연산 부하로 인한 고주파 과도 현상에서의 의도치 않은 턴오프 방지가 포함된다.

이 문서에서 제안된 솔루션을 통해 기존 핫 스왑 컨트롤러의 한계를 없애고 48V AI 서버를 위한 안정적인 입력 보호 솔루션을 설계할 수 있다.