삼성전자, 3차원 적층 기술 적용한 '7nm EUV 테스트칩' 생산

[테크월드=선연수 기자] 삼성전자가 7nm EUV 시스템반도체에 3차원 적층 패키지 기술 'X-Cube(eXtended-Cube)'를 적용한 테스트칩을 생산해냈다.

엑스 큐브(X-Cube)는 전공정을 마친 웨이퍼 상태의 복수의 칩을 위로 얇게 적층해, 하나의 반도체로 만드는 기술이다.

일반적으로 시스템반도체는 CPU·GPU·NPU 등의 역할을 하는 로직 부분과 캐시메모리(Cache memory) 역할을 하는 SRAM 부분을 하나의 칩에 평면으로 나란히 배치해 설계한다. X-cube 기술을 활용하면, 로직과 SRAM(Static Random Access Memory)을 단독으로 설계·생산해 위로 적층함으로써, 전체 칩 면적을 줄이고 고용량 메모리 솔루션을 장착할 수 있다는 장점을 갖는다.

실리콘관통전극(TSV, Through Silicon Via) 기술로 시스템반도체의 데이터 처리속도를 높이고, 전력 효율을 개선할 수 있다. 이 외에도 고객 설계에 따라 위아래 칩 간 데이터 통신 채널을 자유자재로 확장할 수 있고, 신호 전송 경로를 최소화하는 등 있어 데이터 처리 속도를 끌어올릴 수 있다.

삼성전자의 글로벌 팹리스 고객은 X-Cube의 설계방법론(Design Methodology)과 설계툴(Design Flow)로 EUV 기술에 기반한 5nm, 7nm 공정 칩을 바로 개발할 수 있다. 삼성전자는 오는 16일부터 18일까지 온라인으로 열리는 '핫 칩스(Hot Chips) 2020'에서 X-Cube의 기술 성과를 공개할 예정이다.