Untitled Document
| M Channel |
 |
|
|
|
|
| 전자부품 홈 > 지면기사 >
Technology Focus
|
 |
 |
 |
 |
 |
ADC
고성능 신호 경로를 위한 앰프 및 ADC 선택 |
|
|
|
[입력 : 2007-12-05 오전 11:32:49 | 지면발행 : 2007년 12월호 60쪽]
|
|
|
이 글은 고속 데이터 획득 시스템 설계와 관련하여 AFE에서 발생하는 전반적인 시스템 성능을 제한하는 몇 가지 요소와 ADC를 구동하는 클록을 이해하는 데 도움을 주는 것이다. 이를 이해하기 위해, 먼저 일반적인 AFE의 해부도를 살펴보고, 기본적인 샘플링 시스템을 검토하고, 샘플/홀드 프로세스의 역학을 고려하고, ADC 구동에 필요한 여러 가지 앰프 유형과 빌딩 블록을 검토하고, 설계에 중요한 일부 신호 경로 설계 고려 사항을 살펴본다.
자료제공 : 내셔널 세미컨덕터 / www.national.com
프로세서와 DSP가 이전에는 다루지 못했던 신호처리가 가능해 지면서, 더욱 새롭고 강력한 기능이 추가되었고 이에 따라 전자설계 또한 점점 더 복잡해지고 있다. 많은 설계에서 아날로그 회로는 축소되지만 나머지 블록은 시스템 복잡성을 충족시킬 수 있는 높은 수준의 성능을 요구한다. 시스템 클록 속도와 해상도가 증가하면서 이러한 처리 엔진에 신호를 공급할 수 있는 더욱 새롭고 기능이 더 향상된 많은 ADC(Analog to Digital Converter)가 등장하고 있으며 이에 따라 이러한 시스템을 구동할 고성능의 아날로그 프런트 엔드(AFE)가 필요하다. 이제 많은 시스템에서 AFE는 전체 시스템 성능의 한계 요소로 간주되고 있으며, 이에 따라 사용 가능한 모든 성능을 구현하는 데 필요한 설계 전문 지식수준이 증가했다. 10년 전에는 일반적인 고속 AFE 설계가 수십 가지의 MSPS에서 8비트 또는 10비트 ADC 샘플링을 구동한 반면, 오늘날의 고속 8비트 애플리케이션은 GSPS에서 샘플 속도로 실행되고 새로운 12 및 14비트 애플리케이션은 정밀도와 고속 설계가 결합된 100MSPS 이상에서 작동한다. 의료 초음파기 및 소프트웨어 라디오 같은 애플리케이션은 항상 매우 복잡한 AFE 설계가 필요했지만 그 복잡성은 더욱 높아져 오늘날 레이더, RFID, 비디오 이미징 및 측정 시스템을 비롯한 다른 부문에서는 오히려 진부한 말이 되고 있다. 내셔널의 고속 앰프 및 데이터 컨버터 그룹에서 받는 많은 애플리케이션 지원 요청이 최상의 ADC를 구동하는 방법을 제공한다는 사실은 놀라운 일이 아니다. "이 ADC를 구동하는 최상의 앰프는 무엇인가" "ADC 유효 비트 수(ENOB)를 극대화하는 방법은 무엇인가", 그리고 "이 ADC 애플리케이션에 가장 좋은 필터는 무엇인가" 등이 일반적인 질문이다.
이 기사의 목적은 고속 데이터 획득 시스템 설계와 관련하여 AFE에서 발생하는 전반적인 시스템 성능을 제한하는 몇 가지 요소와 ADC를 구동하는 클록을 이해하는 데 도움을 주는 것이다. 이를 이해하기 위해, 먼저 일반적인 AFE의 해부도를 살펴보고, 기본적인 샘플링 시스템을 검토하고, 샘플/홀드 프로세스의 역학을 고려하고, ADC 구동에 필요한 여러 가지 앰프 유형과 빌딩 블록을 검토하고, 설계에 중요한 일부 신호 경로 설계 고려 사항을 살펴본다. 마지막 섹션에서는 앰프 및 ADC 설계에서 고려할 일부 주요 고속 성능 사양을 살펴 본 다음 이러한 유형의 애플리케이션 중 내셔널의 최신 고성능 차동 앰프 솔루션의 몇 가지 애플리케이션을 통해 종합적으로 고찰해 본다.
소스, LNA(Low Noise Amplifier), ADC 드라이버, 채널 필터, 샘플링 클록 및 ADC 단계를 포함한 일반 AFE 신호 경로는 그림 1과 같다.
AFE 설계를 통해 구현한 해상도의 비트 수를 최대화하려면 AFE의 각 단계에서 처리된 신호에 추가되는 노이즈와 왜곡을 최소화해야 한다. 각 단계에서 추가된 노이즈는 소스로 인해 발생한 입력 노이즈별로 나누어진 단계의 총 입력 참조 노이즈인 노이즈 계수 F이다. 자주 인용되는 NF(Noise Figure)는 10 log F이다. 필터를 무시하면 전체 캐스케이드 경로의 노이즈는 잘 알려진 Frii의 방정식으로 구한다.
FDriver-1 FADC-1
Fcascade= FLNA+ 契契契契契?+ 契契契契契契契? GLNA GLNAxGDriver
여기서 FLNA = LNA의 노이즈 계수
GLNA = LNA의 이득
FDriver = 드라이버 단계의 노이즈 계수
GDriver = 드라이버 단계의 이득
FADC = ADC의 노이즈 계수
위에서 볼 수 있듯이, ADC 드라이버의 노이즈는 LNA의 이득으로 나누어지며, 결과적으로 사용할 수 있는 최저 노이즈 LNA를 선택하고, 이 첫 단계에서 가능한 많은 이득을 얻는 것이 일반적이다. 드라이버의 노이즈는 LNA 이득으로 나눠지기 때문에 전반적인 노이즈 성능에 미치는 영향이 적으며, 신호 경로를 따라 각 단계의 노이즈 성능 중요도가 적어지게 된다.
LNA가 ADC 드라이버 단계이고 0Hz로 떨어진 신호에 응답해야 하는 시스템에서는 DC 커플링 앰프만 사용이 가능하지만, AC 커플링 시스템에서는 변압기 사용도 가능하다. 사용하지 않은 신호와 적절한 고속 앰프에 노이즈를 추가하지 않고 이득을 제공할 수 있기 때문에 일반적으로 변압기가 널리 사용되었다. 변압기는 작동 주파수 범위로 제한되며 차동 입력 ADC를 구동할 때 중요한 차동 출력 밸런스가 적절하지 않을 수 있으며 이득을 제공할 때 ADC 입력 커패시턴스로 시스템 대역폭을 줄일 수 있는 ADC를 구동하는 소스 임피던스를 곱한다. 앰프는 변압기보다 더 많은 노이즈를 추가해도 이득 편평도가 향상되며 얻을 수 있는 권선비에 의해 이득이 제한되는 변압기에 비해 외부 레지스터를 설정하여 간단히 원하는 이득을 제공할 수 있다. 앰프는 이득의 선택에 의해 영향을 받지 않도록 낮은 출력 임피던스를 갖는다. 또한 처리된 신호를 ADC의 입력 동상 모드 요구 사항과 일치하도록 dc 레벨로 이동하는 기능을 제공한다.
각 단계 사이의 신호 경로는 SE 또는 차동될 수 있으며 이 선택은 종종 초기 신호 소스에 의해 영향을 받는다. SE 출력이 있는 소스의 경우, 신호를 몇 cm 이상 라우팅하거나 노이즈 환경을 통해 필요할 때 차동 입력 ADC를 구동하거나 최고의 성능을 제공하도록 필요에 따라 ‘단일-차동 단계’를 차동 드라이브 신호 생성에 사용할 수 있다. 차동 경로는 성능은 더 높지만 구성 요소 수가 증가하고, 보드 영역이 늘어나며, 더 많은 비용이 소요되는 것은 물론 필터 설계가 더욱 복잡해지고 여러 소스 간 전환 또한 더욱 복잡해지는 단점이 있다.
일반적으로 샘플링된 데이터 스트림은 두 가지 주요 유형으로 분할할 수 있다. 가장 간단한 것은 친숙한 베이스밴드, 나이퀴스트(Nyquist)(정확히 말하면 ‘첫 번째 나이퀴스트’) 시스템이고 두 번째는 밴드 패스, 좁은 밴드, 서브 샘플링 또는 IF(Inter- mediate Frequency) 샘플링으로도 불리는 샘플링 시스템에서 더욱 복잡하다. 베이스밴드 시스템 신호 경로는 일반적으로 DC 커플링되지만 IF 밴드패스 신호 경로는 해상도에 따라 AC 커플링되는 경향이 있다. 기존의 ‘첫 번째 Nyquist’ 시스템에서 ADC는 가장 높은 신호 주파수보다 두 배 이상 높은 ADC 샘플링 속도 fs에서 입력을 샘플링하고 fh은 그림 2a와 같은 ADC 입력에서 제공된다.
fs/2 위의 더 높은 입력 주파수의 앨리어싱이 그림 2b와 같이 첫 번째 나이퀴스트 밴드로 다시 떨어지지 않도록 ADC 입력은 일반적으로 로우 패스 채널 필터에 의해 첫 번째 나이퀴스트 Fs/2 밴드로 제한된 밴드이다.
전체 ADC 동적 범위를 이용하기 위해 대역외의 원하지 않는 모든 신호 구성 요소가 달성하기 어려운 ADC 입력에서 1/2 LSB 미만으로 필터링되도록 하는 것이 일반적이며, 원하는 입력 신호 구성 요소가 그림 2c에 표시된 대로 fs/2에 너무 가깝게 도달할 경우 매우 높은 차수의 필터가 충분히 선명한 롤오프를 얻어야 한다.
한 가지 방법은 ADC 샘플 속도를 증가시키고 나이퀴스트 영역으로 분산되는 주파수의 입력 신호를 ‘오버샘플링’하고 그림 2d에 표시된 대로 채널 필터 설계를 완화하는 것이다. 고속 베이스밴드 샘플링은 DC에서 GHz로의 데이터 변환이 필요한 많은 테스트 및 측정 애플리케이션에서 찾을 수 있다.
언더샘플링된 시스템은 샘플 속도보다 훨씬 높은 입력 또는 전체 전력 대역폭을 갖는 ADC를 채용하고 있다. 예를 들어, 현재 100MHz 샘플링 ADC에서 1GHz 입력 대역폭을 찾는 것은 어려운 일이 아니다. 따라서 그림 3a에 표시된 대로, 중심이 주파수 >>fS/2에 있는 협대역 입력(5MHz)이 종래의 나이퀴스트 fs 속도와 앨리어싱 또는 첫 번째 나이퀴스트 베이스밴드로 ‘폴드’ 백되는 것보다 훨씬 낮은 속도에서 언더샘플링 되는 것을 허용한다.
실제로는 더 높은 입력 주파수에서 ADC의 입력 단계는 slew rate가 제한되고 ADC의 최대 왜곡 성능을 위해 언더샘플링 신호의 중심 주파수를 ADC의 최대 전력 대역폭의 10~30%로 유지할 것을 권장한다.
원하는 신호를 다른 모든 앨리어싱 구성 요소의 베이스밴드에서 최적의 상태로 복구할 수 있는 열쇠는 채널 필터이다. 이 경우 ADC 입력에서 모든 간섭 주파수와 노이즈를 제거하는 밴드 패스 유형이 원하는 신호를 가진 베이스밴드로 앨리어싱을 되돌릴 수 있다. 그림 3b는 베이스밴드에서 복구를 방지하고 7번째 나이퀴스트 영역에서 앨리어스 신호 A까지 겹치는 두 번째 원하지 않는 신호 B의 영향을 나타내며, 그림 3c는 필요한 밴드패스 필터를 나타낸다.
위의 예에서와 마찬가지로 언더샘플링 시스템에서 관심 신호 대역폭은 동시에 오버샘플링 된다. 예를 들어, 5MHz 대역폭의 100MHz 샘플링은 노이즈를 다시 처리하여 ADC SNR과 동적 범위를 개선하기 위해 ADC 후에 적용되는 디지털 포스트 필터링을 사용한다. 노이즈 처리 이득은 ADC 입력 참조 노이즈가 전체 첫 번째 나이퀴스트 밴드(0~ fs/2)에 일정한 노이즈 밀도로 균일하게 분포되어 있다는 가정 하에 얻어진다. 입력 대역폭 BW를 fs/2 미만으로 제한함으로써 해당 대역폭 BW에서 ADC 노이즈는 증가된 ADC 동적 범위 및 해상도에서 감소된다. 추가된 처리 이득은 다음과 같은 방정식으로 표현된다.
처리 이득 = 10 log (fs/(2* BW))
여기서 BW는 필터링된 신호 대역폭이다. fs=100MHz 및 BW=5MHz인 경우 이는 처리 이득의 10dB과 같다. 일반적으로 처리 이득을 극대화하려면 가능한 최고 샘플링 속도에서 오버샘플링하여 ADC 입력 노이즈 밀도를 최소화하고 가장 좁은 BW를 후처리하는 것이 좋다. 언더 샘플링은 최종 신호가 디지털 처리에 의해 추출되는 디지털 베이스밴드로 직접 언더샘플링되는 낮은 IF로 단일 아날로그 믹서 단계에서 RF 신호를 변환하는 현대식 라디오 및 레이더 시스템에서 널리 채용되고 있다. 이 방식은 베이스밴드에서 변환되기에 앞서 RF 신호가 아날로그 도메인에서 여러 번 변환되는 단일 또는 이중 변환 방식에 비해 아날로그 믹서와 필터 단계 수가 줄어든다. 그러나 앰프와 ADC에 필요한 더 높은 주파수 성능과 DSP 처리 요구 사항이 IF 샘플링 시나리오로부터 유발되었다.
고속 ADC 구동 앰프를 고려할 때 앰프를 구동하는 데 필요한 부하를 이해해야 한다. 버퍼링되지 않은 ADC의 내부 프런트 엔드는 일반적으로 그림 4와 같이 적용되는 입력 신호를 샘플링하거나 변환 입력 상태를 유지하도록 입력 네트워크에 명령하는 샘플링/유지 신호를 통해 제어되는 스위칭 커패시터 입력 네트워크로 구성되어 있다.
이 입력 네트워크는 샘플링/유지 간에 반복적으로 전환할 때 드라이버 단계에 변화하는 용량 부하를 나타내며 ADC 입력에 일시적인 충전 스파이크를 일으켜 구동 임피던스가 너무 높은 경우 상황을 더욱 악화시킨다. 드라이버 단계가 앰프인 경우에는 다음 샘플에 대한 각 전환이 준비된 후에 해결해야 하며 변화하는 용량 부하도 안정성을 유지해야 한다. 첨단 파이프라인 컨버터에서 입력은 모든 클록 사이클에서 샘플링되므로 앰프 출력은 클록 사이클의 약 절반이 된다. 즉, 100MHz 클록의 경우 5ns가 된다. 입력 신호가 높은 소스 임피던스를 갖는 경우 상대적으로 낮은 ADC 입력 임피던스에 적절히 일치시키지 못하면 부정확성과 변환 오류를 초래할 수 있다. 이 일치는 앰프와 채널 필터 블록의 중요한 기능이다. 앰프는 ADC 샘플링/유지 네트워크를 충전하는 데 필요한 출력 드라이브를 제공하며 입력 신호에서 ADC 입력 범위로 레벨 시프팅(level shifting)하고 이득을 적용하는 것과 같은 다른 신호 조건 기능도 제공한다. 앰프와 ADC 사이의 중간 필터는 앰프의 전체 대역폭이 될 ADC에 적용되는 신호의 노이즈 대역폭을 제한하고 앰프의 ADC 입력 용량 부하를 격리하여 앰프 위상 여유와 안정성을 유지하며 샘플 커패시턴스가 스위칭될 때 ADC 입력에서 발생하는 일시적인 충전 문제를 필터링한다. 필터는 앰프 왜곡 성능을 극대화하기 위해 앰프에 높은 부하를 제공하는 동시에 ADC의 성능을 극대화하기 위해 ADC에 높은 주파수에서 낮은 임피던스를 제공하도록 설계되었다.
신호 대 잡음비(Signal to Noise Ratio))를 샘플링하는 데 영향을 미치는 또 다른 주요 요소는 ADC 클록의 클록 지터와 높은 주파수에서 ADC의 이론적인 SNR은 익숙한 6.02n+1.76dB(여기서 n=비트 수)를 벗어나 20log(2*pie*fsignal*Tj_rms )로 제한된다는 것이다. 변수 fsignal는 가장 높은 신호 주파수 구성 요소이고 Tj_rms는 클록 소스, 클록 버퍼 및 ADC의 내부 클록 회로를 포함한 모든 클록 경로 rms 지터 구성 요소의 RSS(Root-Sum-Square)이다. 이런 관점에서 ADC를 포함하여 300MHz에서 이론적인 12비트 SNR 성능을 얻으려면 ADC를 포함한 클록 경로의 총 rms 지터가 105femto초 미만이어야 한다. 최근 내셔널이 출시한 고속 메가샘플 컨버터는 지터를 최소화하고 SNR을 극대화하기 위해 2Vpp 차동 클록을 지정했으며 낮은 지터 클록으로 이러한 입력을 구동하는 것이 중요하다. 예를 들어, 70fs 내부 ADC 클록 지터와 결합된 70fs 외부 클록 경로 지터는 총 100fs 지터를 제공한다. 내셔널은 이 애플리케이션을 대상으로 하는 낮은 지터 클록 구성 요소 제품군을 제공한다.
ADC 입력은 SE 또는 차동이 될 수 있다. SE 입력은 저속 및 저해상도 ADC에서 가장 일반적으로 찾을 수 있다. 그러나 정확도와 시스템 성능 감소를 초래하는 노이즈, 왜곡 및 동상 모드 dc 오프셋에 대한 민감성으로 인해 사용이 제한되고 있다. 보조 입력을 가진 차동 입력 ADC는 해상도에 따라 이러한 오류가 두 입력에 모두 나타나고 차감되기 때문에 추적/유지 스위칭 프로세스에 의해 주입되는 노이즈 같은 주입된 동상 모드에 면역성을 제공한다. 마찬가지로 일치하지 않는 입력 임피던스에 의해 만들어진 2차 고조파(HD2) 같은 짝수차 왜곡도 차감된다. 왜곡되지 않은 신호 변화가 신호 경로를 따라 활성 장치의 작동 헤드룸에 의해 제한되는 낮은 전압 시스템에서 저전압 차동 아날로그 신호를 사용하면 SE 신호에 비해 2배 낮은 왜곡 전압 변화를 얻을 수 있다. 노이즈를 3dB 증가시키면 차동 단계는 두 배의 출력 변화에 대해 추가 SNR이 3dB 순증하게 된다. 이 증가된 SNR은 전체 시스템에서 증가된 SINAD 및 SNR에 기여한다.
SE ADC의 경우 표준 Op 앰프는 성능에 따라 변경될 수 있는 종속된 버퍼 앰프로 사용될 수 있다. 낮은 왜곡으로 인해 전류 피드백이 특히 적합하기는 하지만, VFB(Voltage Feedback)과 CFB(Currnet Feedback) 앰프 모두 높은 이득에서 넓은 대역폭을 제공하는 높은 드라이브와 기능으로 간주될 수 있다. 그림 5a의 비인버팅 앰프 구성은 필요한 이득과 관계없이 일치하는 종단 저항기 RT를 간단히 추가하여 소스 출력 임피던스 RS와 쉽게 일치하는 매우 높은 입력 임피던스의 장점을 갖고 있다. 대조적으로 그림 5b에서 인버팅 앰프의 입력 임피던스 RS는 RG//RT이다. RG의 값은 이득을 결정할 때 RF와 상호 작용한다. RT는 옵션이고 입력 소스는 RT 없이 RG에 직접 일치시킬 수 있다. 그러나 CFB 앰프의 경우 특히 특정 이득, 대역폭 및 이득 편평도에 대한 최적화되지 않은 RF 값을 초래할 수 있다. VBF 앰프의 경우 RB는 비인버팅 입력에 나타나는 유효 임피던스와 같게 설정되어 입력 바이어스 전류로 초래되는 오류를 취소하며 CB는 높은 RB 값의 경우 높은 주파수 노이즈를 줄여야 한다.
인버팅 앰프 구성에서 앰프 입력은 입력이 전체 입력 신호 변화를 표시하는 비인버팅 구성과 비교되는 고정 가상 접지에서 유지된다. 결과적으로 인버팅 앰프는 입력 단계에 의해 도입되는 성능 제한을 감소시키는 훨씬 작은 전압이 앰프 입력 단계에 표시되므로 일반적으로 비인버팅 앰프보다 왜곡과 보합(slew rate)이 더 뛰어나다는 이점이 있다.
차동 입력 ADC에서 사용할 수 있는 전체 성능을 얻으려면 차동 출력을 가진 드라이버 솔루션이 필요한 ADC가 차동으로 구동되어야 한다. 그림 6은 완벽한 차동 입력 소스 또는 사용하지 않은 앰프 입력이 접지된 SE 소스로 구동할 수 있는 차동 출력과 차동 입력을 가진 완벽하게 통합된 차동 앰프를 보여준다. AC와 DC 커플링 방식 동작이 모두 가능한 앰프 이득은 다이어그램에 있는 방정식에 따라 4개의 외부 저항기로 설정된다.
레지스터 RF 및 RG는 0.1% 공차 구성 요소와 잘 일치되어야 하며 이 회로에서 최적의 출력 밸런스와 CMRR을 얻으려면 엄격한 대칭이 PC 보드 레이아웃에서 관찰되어야 한다. 출력 동상 모드 수준은 앰프 입력 신호를 필요한 ADC 입력 동상 모드 수준과 일치시키도록 레벨 시프팅에 적합한 입력 동상 모드 수준과 관계없이 Vcm 동상 모드 제어로 설정된다. 완벽한 차동 앰프는 두 포워드 채널의 출력 동상 모드를 감지하고 이를 Vcm 핀의 수준에 이용하는 두 포워드 앰프 채널과 세 번째 피드백 앰프로 간주할 수 있다. Vcm 피드백 루프는 두 출력을 같거나 반대가 되도록 하므로 한 입력 채널만 구동될 때도 앰프 출력 밸런스가 제어되고 다른 입력은 단일-차동 앰프 애플리케이션처럼 접지된다.
Vcm 핀이 있는 출력 동상 모드 전압을 설정하면 앰프 입력 동상 모드 전압에도 영향을 미친다는 사실을 인식하는 것이 중요하다. ac 커플링 입력 작업의 경우, 입력은 전체 출력 동상 모드 전압을 표시한다. dc 커플링 단일-종단 작업의 경우 입력 동상 모드 전압은 RF 및 RG에 의해 구분된 출력 동상 모드 전압이다. 분할 전압 공급에서는 이것이 문제가 되지 않지만, 단일 공급 작업의 경우 나뉘어진 출력 동상 모드 전압이 앰프 작동 입력 동상 모드 전압 범위를 초과하지 않도록 주의해야 한다. 입력에서 헤드룸이 없으면 접지보다 낮은 네거티브 레일을 사용하며 앰프 입력 또는 출력 헤드룸에 의해 제한되지 않는 최상의 왜곡 성능을 위해 분할 +/-5V 공급이 권장된다(가능한 경우).
'이상적인' ADC 버퍼 앰프는 성능을 저하시키는 것이 아니라 ADC에 대해 완전히 투명하다. 현재로서는 고성능 ADC를 구현하는 것이 어렵지만 신중하게 선택하면 성능 저하를 최소화할 수 있다. dc 사양의 측면에서 가장 기본적인 앰프 요구 사항은 앰프의 출력 전압 범위가 전체 스케일 출력에 대해 ADC 입력 전압 범위를 지원하는 것이다. ac 측면에서 앰프는 원하는 신호가 앰프 주파수 응답에 의해 감쇄되지 않는 충분한 플랫 대역폭과 이득을 가져야하며 ADC의 해상도에 영향을 주지 않는 충분히 낮은 노이즈와 왜곡을 갖고 있다.
필요한 앰프 이득 대역폭은 양호한 왜곡 성능을 유지하는 동안 이득에 대해 처리할 주파수 스펙트럼과 요구 사항에 따라 결정된다. 보다 매력적인 작은 신호 대역폭 크기가 아닌 최대 스케일에 필요한 전체 1-2Vpp 초고속 ADC를 구동할 경우 실제 사용 가능한 채널 대역폭을 결정하기 때문에 변환되는 입력 신호에 대해 앰프의 slew rate와 큰 신호 대역폭을 확인하는 것이 중요하다. ADC와 유사하게 앰프가 루프를 다시 열면 앰프 왜곡이 큰 신호 대역폭 기능보다 훨씬 빨리 저하된다. 고정 이득 대역폭 제품이 있는 VFB 앰프의 경우, 매우 높은 주파수 신호에 사용할 수 있는 이득의 양은 제한될 수 있으며 넓은 이득 독립적인 대역폭과 우수한 이득 평탄도를 가진 CFB 앰프를 선택하는 것이 좋다. 필요한 실제 이득 평탄도는 애플리케이션의 요구 사항에 따라 다르다. 1/2 LSB 이득 평탄도(8비트에서)의 경우, 0.017dB의 이득 평탄도와 같지만 12비트의 경우 -0.001dB와 같고 다행히 대부분의 고속 애플리케이션에는 이러한 높은 수준의 평탄도가 필요하지 않으며 0.1dB의 평탄도가 적합하다.
다른 모든 AC 및 DC 사양이 충족될 수 있다고 가정하면 결국 노이즈와 왜곡이 주어진 ADC와 앰프 조합에 대한 주요 사양이 된다. 입력을 변환할 때 필요한 수준의 해상도를 위해 이러한 사양은 사용 가능한 ENOB(Effective Number Of Bit)를 구동한다. ENOB는 다음과 같은 방정식에서 구할 수 있다.
ENOB = (SINAD -1.76)/ 6.02.
SINAD는 노이즈와 왜곡 사양을 결합하는 신호-노이즈 및 왜곡 비율이다. 왜곡과 노이즈는 앰프와 ADC 모두에 개별적으로 지정되며 ADC의 번호 자체에 영향을 미치는 앰프 및 ADC 결합 방법을 살펴볼 필요가 있다. 증폭기를 구동하는 노이즈와 ADC의 노이즈는 상관관계가 없으며 rms가 모두 합산된다. 증폭기 노이즈가 ADC 성능을 저하시키지 않도록 해당 주파수 밴드에 대한 증폭기 SNR이 ADC SNR보다 6dB 이상 높은 것이 이상적이다. 특정 대역폭의 총 앰프 rms 출력 노이즈는 외부 저항기 노이즈에 미치는 영향과 함께 노이즈 이득과 대역폭이 제곱근을 곱하여 입력 전압과 전류 노이즈로부터 계산된다. 대역폭에 대한 종속성이 있는 경우 노이즈 성능을 극대화하기 위해 최소 허용 대역폭에 맞게 시스템을 최적화하는 것이 중요하다. 채널 필터에 의해 제한되지 않는 경우 전체 앰프 대역폭의 노이즈 및 왜곡 제품은 모두 ADC에 의해 샘플링되고 첫 번째 나이퀴스트 베이스밴드로 다시 앨리어싱된다. 채널 필터는 앰프 노이즈 대역폭을 제한하고 왜곡 제품을 상쇄하기 위해 선택된다. 샘플링되는 신호 주파수에 따라 채널 필터 응답과 ADC 샘플 속도, 모든 앰프 왜곡 제품은 ADC 출력에 필터링되지 않은 제품 또는 필터링된 대역외 제품의 상쇄되지 않은 앨리어싱으로 나타난다. 이상적으로는 모든 인밴드 앰프 왜곡 제품이 ADC 자체 왜곡 제품보다 6dB 낮아야 한다. 원하는 신호에 관련된 샘플 주파수를 신중히 선택하면 모든 베이스밴드에 왜곡 조건이 나타나는 것을 방지할 수 있다. 예를 들어, 신호보다 정확히 4배 높은 샘플 속도를 선택한 경우 모든 짝수차 제품이 신호에서 최대 거리로 멀리 떨어지는 반면 홀수 제품은 신호에 의해 마스킹된다. 여러 서로 가깝게 있는 여러 주파수 톤과 관련한 애플리케이션에서 양호한 IMD(Intermodulation Distortion) 및 관련된 OIP3(3차 Output Intercept Power)는 필터링할 신호에 너무 가까이 생성되는 다른 주파수 왜곡을 최소화해야 한다. 이상적으로는 앰프에 대해 인용된 모든 왜곡 사양은 애플리케이션에서 제공하는 큰 신호와 부하 조건에 맞아야 한다. 노이즈 플로어는 감소되고 동적 범위는 프로세스 이득별로 증가하는 많은 애플리케이션에서 왜곡은 해상도 극대화의 최고 관심사가 될 것이다.
ADC가 노이즈 필터이기 전의 최종 단계와 DC 커플링 베이스밴드 애플리케이션의 가장 간단한 솔루션은 패시브 첫 번째 순서 로우 패스 RC이다. 이 간단한 첫 번째 순서 필터의 경우 -3dB 주파수 F-3dB는 다음 공식으로 구한다.
F-3dB=/(2*pie*R*C)
0.1dB 대역폭은 0.15* F-3dB이고 노이즈 계산의 유효 노이즈 대역폭은 1.57*F-3dB이다. 높은 차수의 필터는 선명한 롤오프 및 낮은 노이즈 대역폭을 제공하는 Butterworth, Bessel, Chebyshev 등과 같은 다양한 필터 다항식을 기반으로 특정 베이스밴드 편평도 요구에 맞게 설계할 수 있다. 마찬가지로 과소 샘플링된 애플리케이션의 경우 2극 첫 번째 순서 밴드 패스 RLC 래더 필터가 가장 간단한 솔루션이다. 첫 번째 순서 로우 패스 필터의 한 예는 내셔널의 새로운 LMH6552 1GHz 완전 차동 앰프가 ADC의 입력 커패시턴스와 병렬로 두 시리즈 125Ω 출력 저항기와 2.2pF 출력 커패시터에 의해 구성된 60MHz 첫 번째 순서 로우 패스 필터를 통해 듀얼 ADC12DL080 12비트 80MSPS ADC의 절반에서 수동되는 그림 7에서 볼 수 있다.
저항기 RF, RG, RM, RT는 원하는 이득을 제공하고 소스 임피던스 RS에 일치하도록 선택할 수 있다. 차동 앰프 장치와 달리, 새로운 LMH6552는 CFB 아키텍처를 기반으로 하고 있어 결과적으로 이득이 변할 때 상대적으로 일정한 대역폭을 제공한다. 예를 들어, 2Vpp 출력에서 단일 이득 대 신호 대역폭은 950MHz이고 높은 이득의 경우 감소분은 G=2에서 820MHz, G=4에서 740MHz, G=8에서 590MHz로 작다. 1~2GHz 단일 이득과 비교하여 VFB 장치는 유사한 이득에서 이러한 절반 정도의 대역폭을 제공한다. 마찬가지로 0.1dB SSBW는 450MHz로, 경쟁사 장치보다 두 배 높고 공급 전류는 22mA로, 경쟁사 제품의 절반에 해당한다. 내셔널의 VIP10C 보조 바이폴라 프로세스로 설계된 LMH6552는 분할 +/5V에서 최적의 성능을 제공하지만 5V의 낮은 공급으로 실행된다. LMH6552는 실제 응용 분야의 특정 속도, 왜곡 및 노이즈 요구 사항에 따라 8~14비트 애플리케이션 범위에 이상적이다. CFB 장치의 경우, LMH6552에는 1nV/rtHz의 낮은 입력 전압 노이즈와 19.5pA/rtHz의 입력 전류 노이즈를 갖고 있다. 출력 노이즈는 입력 전류 노이즈와 피드백 저항기 RF 저항기 값으로 커플링되고 전압 피드백 앰프의 경우와 같이 개방 루프 이득은 없다. 따라서 적절한 RF를 선택하여 상당한 노이즈 성능 손실을 초래하지 않고 훨씬 높은 이득 값에서 LMH6552를 작동할 수 있고 결과적으로 이득이 9인 경우 노이즈 수치는 10.3dB이다. 20MHz에서 두 번째와 세 번째 고조파 왜곡(HD2/HD3) 사양은 각각 -92/-93dBc로, 14비트 컨버터 왜곡 수준과 같지만 HD2와 HD3의 100MHz에서 고속 8비트 컨버터를 구동하는 데 필요한 -60dBc HD 성능을 초과한다. 내셔널의 ADC08x000 컨버터 제품군과 같은 기가 샘플 컨버터를 사용하는 매우 빠른 GHz 8비트 데이터 컨버터 애플리케이션 또는 다른 고속 완전 차동 앰프의 경우, 1.2GHz LMH6555는 750MHz에서 -53/-54dBc의 HD2/HD3을 제공한다.
그림 8은 AD14155 ADC를 구동하는 새로운 완전 차동 LMH6515 DVGA를 사용한 IF 샘플링 데이터 애플리케이션을 보여준다. LMH6515는 200Ω 부하 구동 시 450MHz의 대역폭, 150MHz에서 40dBm OIP3 및 8.7dB의 노이즈 수치를 포함하여 1dB 단계에서 -7dB~24dB의 프로그래밍 가능한 이득을 제공한다. ADC14155는 1.1GHz의 최대 전력 대역폭을 갖고 있으며 238MHz에서 11ENOBs를 제공하여 다양한 IF 샘플링 통신 애플리케이션에 적합한 ADC14155 및 LMH6515의 조합을 만든다. 이 예에서 필터는 두 번째 순서 RLC 밴드패스 필터이다. |
|
PDF문서로 보기
(로그인하셔야 합니다.)
|
본 기사의 전문은 PDF문서로 제공합니다.
Adobe
Reader를 설치하셨다면 PDF문서로 작성된 전자문서를 열람,보관할
수 있습니다. |
|
| 저작권자 (c) (주)테크월드, 무단전재 및 재배포금지 |
|
|
|
Untitled Document
| 오피니언 |
 |
 |
|
|
| 기자칼럼 |
|
|
|
|
 |
전시/세미나/교육/행사 |
|
|
|
| 광고주 링크 |
|
|
|
|
|
|
